| 意味 | 例文 (12件) |
decode logicとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
意味・対訳 デコードロジック
「decode logic」の部分一致の例文検索結果
該当件数 : 12件
An additional logic circuit is provided on a memory IC to decode an IPL logic signal.例文帳に追加
ＩＰＬ論理信号をデコードするために、メモリＩＣ上に追加の論理回路が設けられる。 - 特許庁
Logic is used to encode and decode the Gray code.例文帳に追加
論理は、グレイコードを符号化および復号化するために使用される。 - 特許庁
In the microcomputer 11, a decode logic part 17 performs decoding operation according to a state change of an externally inputted rest signal, and output decode signals x-z.例文帳に追加
マイコン１１のデコードロジック部１７は、外部より入力されるリセット信号の状態変化に応じてデコード動作を行ない、デコード信号ｘ〜ｚを出力する。 - 特許庁
The first 8:1 MUX 10 and the second 8:1 MUX 20 are operable according to a combinational logic of the decode output signals A, B, C, D and a non-decoded signal D2 and according to a combinational logic of the decode output signals S0, S1, S2, S3 and a non-decoded signal D3, respectively.例文帳に追加
第１の８：１ＭＵＸ１０はデコード出力信号Ａ，Ｂ，Ｃ，Ｄとデコードされない信号Ｄ２との組み合わせ論理に従って、第２の８：１ＭＵＸ２０はデコード出力信号Ｓ０，Ｓ１，Ｓ２，Ｓ３とデコードされない信号Ｄ３との組み合わせ論理に従ってそれぞれ動作する。 - 特許庁
A physical layer logic can implement a repetition logic which repeats part of a data stream to make it easy for a reception device to detect and decode the data stream.例文帳に追加
物理層論理が、データストリームの部分を繰り返して、データストリームの検知及び復号を、受信デバイスがし易いようにする繰り返し論理を実装することができる。 - 特許庁
A latch 403 for holding a command (DIBAC) inputted from the outside, a decode logic combination circuit 404 for decoding an output of the latch 403, a latch 401 for holding a ready/busy signal from a RB generation part 204, and an AND gate 405 for receiving an output of the decode logic combination circuit 404 and an output of the latch 401 are provided in a command decoder.例文帳に追加
コマンドデコーダ内に、外部から入力されたコマンド（ＤＩＢＡＣ）を保持するラッチ４０３と、ラッチ４０３の出力をデコードするデコード論理組み合わせ回路４０４と、ＲＢ生成部２０４からのレディ／ビジー信号を保持するラッチ４０１と、デコード論理組み合わせ回路４０４の出力とラッチ４０１の出力とを入力するＡＮＤゲート４０５とを設ける。 - 特許庁
To provide a programmable logic element which can have its program rewritten with ease, hold secrecy, and easily specify decoding key data used to decode the programmable logic element and a system for rewriting the data of a programmable logic element like this way.例文帳に追加
プログラムデータを容易に書きかえることが可能であり、かつ機密を保持することが可能であり、またプログラマブル論理素子の復号化に使用する復号化鍵データを容易に特定化できることを可能としたプログラマブル論理素子、及びこのようなプログラマブル論理素子のデータを書き換える為のシステムを提供する。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「decode logic」の部分一致の例文検索結果
該当件数 : 12件
A chaos generating circuit 11 generates a chaos sequence by allowing an adder circuit to sum the initial value extracted by an initial value extract circuit and an error generated by an error signal generating circuit and gives the sum to a nonlinear map function and a logic circuit 12 applies a logic arithmetic operation to the chaos sequence and the encrypted signal to decode the encrypted signal into the original signal.例文帳に追加
カオス発生回路１１では、初期値抜き取り回路で抜き取った初期値に誤差信号発生回路で発生した誤差を加算回路で加算して非線形写像関数に与えてカオス数列を発生し、このカオス数列と暗号化信号を論理回路１２で演算することにより元の原信号に復号化する。 - 特許庁
An IC2 bus address decoder 4 references an address decode table 3 to convert a logic address of a slave device 10 sent from a master device 2 into a bus number of a connected I2C bus 19 and a real address of the slave device 10.例文帳に追加
Ｉ２Ｃバスアドレスデコーダ４は、アドレスデコードテーブル３を参照して、マスタデバイス２から送出されるスレーブデバイス１０の論理アドレスを、接続するＩ２Ｃバス１９のバス番号とスレーブデバイス１０の実アドレスとに変換する。 - 特許庁
To make a modular chip selection control circuit scalable by letting the modular chip selection control circuit have an address decode stage with a first number of address decoders, a control stage with a second number of control units, and a pin configuration stage with a third number of pin configuration logic circuits.例文帳に追加
モジュール方式のチップ選択制御回路を第１の数のアドレスデコーダを備えたアドレスデコード段、第２の数の制御ユニットを備えた制御段、および第３の数のピン構成論理回路を備えたピン構成段を持たせることによってスケーリング可能にする。 - 特許庁
In a VME board, a CR/CSRAM code/decode part 2 outputs a CRCSRAM_EN signal to an OR logic 4 when it is determined that the value of an input AM code is the value (2F[Hex]) of a standard AM code showing access to a CR/CSR register.例文帳に追加
ＣＲ／ＣＳＲＡＭコードデコード部２は、入力されたＡＭコードの値がＣＲ／ＣＳＲレジスタへのアクセスを示す標準ＡＭコードの値（２Ｆ［Ｈｅｘ］）であると判定された場合にＣＲＣＳＲＡＭ＿ＥＮ信号をＯＲロジック４に出力する。 - 特許庁
Each instruction of the pipeline processing is executed in a computing step that comprises parallel processing of an instruction fetch IF for reading instructions from a programmable memory, an instruction decode ID for the instructions read, and a memory access MA, and the execution EXE of a logic operation that does not use data read by the memory access, if the data are not necessary.例文帳に追加
パイプライン処理の各命令の実行は、 プログラムメモリから命令を読み出すインストラクションフェッチＩＦと、 読み出した命令のインストラクションデコードＩＤとメモリアクセスＭＡの並行処理と、 メモリアクセスで読み出したデータが不要であればそれを仕様しない論理演算の実行ＥＸＥとからなる演算ステップとする。 - 特許庁
|
| 意味 | 例文 (12件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
閲覧履歴
 | 「decode logic」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
