differential-input capacitanceとは 意味・読み方・使い方

The class-AB output circuit (80) has a current buffer circuit which inputs the first and second signals as a differential input and amplifies it, and controls a phase compensation capacitance and a current that flows in the phase compensation capacitance.例文帳に追加

ＡＢ級出力回路（８０）は、第１信号および前記第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。 - 特許庁

The phase advance of the differential signal VIN is set so as to set the phase of a signal input to the bandpass filter 19 to be nearly 0° by optionally varying the capacitance values of the capacitance elements 26 and 27 or the transistor sizes (gate sizes) of the transistors 22 and 23.例文帳に追加

差動信号ＶＩＮの位相進めは、静電容量素子２６，２７の静電容量値、またはトランジスタ２２，２３のトランジスタサイズ（ゲートサイズ）を任意に可変することにより、バンドパスフィルタ１９に入力される信号の位相が略０°となるように設定する。 - 特許庁

The receiver circuit reduces kick-back noises due to coupling capacitance from a pair of differential input transistors when a clock signal rises up to a high level by connecting the drain nodes of the pair of differential input transistors which respond to a reference voltage and a data signal, respectively, while the signal is at a low level, to a ground voltage.例文帳に追加

レシーバ回路は、信号がローレベルである間、基準電圧とデータ信号を各々受け入れる一対の差動入力トランジスタのドレイン端子を接地電圧と連結することにより、クロック信号がハイレベルに遷移する時に、一対の差動入力トランジスタの結合容量によるキックバックノイズを減少させる。 - 特許庁

Current Iss to be supplied from a current supply circuit 11 is supplied to the capacitance (Css) 12 which is to be shared and is provided in the circuit, and the current Iss is added to a clamp circuit 20 as comparison input of a differential amplifier 21.例文帳に追加

電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。 - 特許庁

A PD 3 for receiving optical signals is provided in one input IN1 while another dummy PD 4 not entering beams at all is provided in the other input IN2 of a parallel feedback differential amplifier circuit A1, so that two PDs may be monolithically formed also meeting the same bias requirement for avoiding the band deterioration by balancing the capacitance at the differential inputs.例文帳に追加

並列帰還型差動増幅回路Ａ１の一入力ＩＮ１には、光信号を受信する受信用ＰＤ３を設け、他方の入力ＩＮ２には、光を入射しないダミーＰＤ４を設け、これ等両ＰＤをモノリシックにて形成しかつ同一バイアス条件とすることで、差動入力容量のバランスをとって帯域劣化をなくす。 - 特許庁

When differential signals of amplitudes or phases different from each other are input to input terminals 3, 9 and fully differential outputs are extracted from output terminals 11, 12, only the secondary higher harmonic distortion due to the voltage dependent primary coefficient of capacitance values of the sampling capacitors 27, 28 included in the outputs is reduced.例文帳に追加

そして、入力端子３、９には、互いに振幅の異なる信号、または互いに位相の異なる差動信号を入力させ、出力端子１１、１２から全差動出力を取り出すときに、その出力に含まれるサンプリングキャパシタ２７、２８の容量値の電圧依存性の１次係数に伴う２次高調波歪みを低減するようにした。 - 特許庁

To provide an optical receiver capable of coping with a balanced optical input and having neither the need for adjustment of the reference voltage for single-differential conversion, nor a large-capacitance capacitor corresponding to a wideband signal for connecting the output of the trans-impedance amplifier to the input of a limiter amplifier.例文帳に追加

バランスド受光入力に対応し、シングル−差動変換に対するリファレンス電圧の調整が不要で、トランスインピーダンスアンプの出力とリミッタアンプの入力を接続するための広帯域な信号に対応した大容量のコンデンサも不要な光受信器を提供すること。 - 特許庁

Dummy switches 10 and 12 have a source terminal and a drain terminal connected to the path connecting the operational amplifier OP and the sampling capacitors C1 and C2, and regulates the common mode voltage of the differential input voltage for the operational amplifier OP by the capacitance between gate and channel.例文帳に追加

ダミースイッチ１０、１２は、オペアンプＯＰとサンプリング容量Ｃ１、Ｃ２とを結ぶ経路にソース端子およびドレイン端子が接続され、ゲート−チャンネル間容量により、オペアンプＯＰに対する差動入力電圧のコモンモード電圧を調整する。 - 特許庁