floating-point registerとは 意味・読み方・使い方

This system is for performing floating point arithmetic operation including an input register adapted for receiving an operand.例文帳に追加

オペランドを受け取るようにされた入力レジスタを含む浮動小数点算術演算を実行するためのシステムである。 - 特許庁

METHOD AND APPARATUS FOR PERFORMING FLOATING POINT AND PACKED DATA INSTRUCTIONS USING SINGLE REGISTER FILE例文帳に追加

単一のレジスタ・ファイルを使用して浮動小数点命令およびパック・データ命令を実行する方法および装置 - 特許庁

SCANNED MEMORY TESTING METHOD OF MULTI-PORT MEMORY ARRAY (MEMORY ARRAY, MEMORY ARRAY TESTING METHOD, AND MULTI-PORT FLOATING POINT REGISTER)例文帳に追加

マルチポート・メモリ・アレイの走査メモリ・テスト方法（メモリ・アレイ、メモリ・アレイのテスト法、及びマルチポート浮動小数点レジスタ） - 特許庁

A processor is equipped with an instruction unit 1, a load/store unit 2, a register unit including a floating-point register 4, and an arithmetic logic unit(ALU) 5 which is a floating-point unit(FPU) type.例文帳に追加

非数（ＮａＮ）標準をサポートし、ロード／ストア・ユニット、レジスタ・ユニット、演算論理ユニットを備える種類のプロセッサであり、エラーを生じたロードの後でロード／ストア・ユニットにロードされたデータにマーク付けするエラー・フラグを有するＲＩＳＣ又はＣＩＳＣプロセッサである。 - 特許庁

In an instruction sequence supplied from an instruction cache 108, an instruction invalidating circuit 109 replaces an instruction not using the floating-point arithmetic unit with an invalid instruction, then the invalid instruction is held by a floating-point instruction register 111 and supplied to a floating-point decoder 119 in the floating-point arithmetic unit.例文帳に追加

命令キャッシュ１０８から供給される命令列において、命令無効化回路１０９で浮動小数点演算ユニットを使用しない命令を無効命令に置き換え、その無効命令を浮動小数点命令レジスタ１１１に保持し、浮動小数点演算ユニット内の浮動小数点デコーダ１１９に供給するように構成される。 - 特許庁

Then, double precision words and/or plural pairs of single precision words are loaded and stored between a floating point co-processor and a memory, and a Boolean result obtained by comparing two floating points in a floating point unit 265 is stored in an integer register in a CPU 201.例文帳に追加

浮動小数点コウプロセッサとメモリとの間で、倍精度ワード及び／又は複数対の単精度ワードをロードすると共に記憶し、その上にＣＰＵ（２０１）内の整数レジスタ内で浮動小数点ユニット（２６５）における２つの浮動小数点数を比較したブール結果を記憶する例が与えられている。 - 特許庁

The reduction in the data amount contributes to relieving the data load processing from a memory to an integer register and a floating point register an then to a high speed processing for generating image plotting data through the affine transform or the like.例文帳に追加

データ量削減によって、メモリから整数レジスタや浮動小数点レジスタへのデータロード処理を軽減でき、アフィン変換などを介する描画用データ生成処理の高速化に寄与できる。 - 特許庁

A process known as loading operation reads out an instruction and data from a cache memory element, decodes the instruction, converts a memory format into a register format, and writes the converted data in a register file block 56 in a floating point unit 50.例文帳に追加

キャッシュメモリ要素(81)からの命令及びデータの読み出し、該命令のデコード、メモリフォーマットからレジスタフォーマットへの変換の実行、及び該変換したデータの浮動小数点ユニット(50)のレジスタファイルブロック(56)への書き込みを行うプロセスは、ロード動作として知られる。 - 特許庁