interrupt control stateとは 意味・読み方・使い方

Moreover, an interrupt monitoring part 22 monitors interrupts, and when an interrupt such as receipt of a message occurs, the control part 20 processes the interrupt with priority, and returns to the state when the interrupt occurred after having processed the interrupt, and the learning control part 23 restores displaying the lecture contents that have been suspended.例文帳に追加

また、割込み監視部２２が割込みを監視し、着信等の割込みがあった場合には、制御部２０はその割込み処理を優先的に処理し、割込み処理が終了した後、割込み発生時の状態に戻り、学習制御部２３は中断していた講座内容の表示を復活させる。 - 特許庁

The control section 21 allows the power interrupt circuit 25 to interrupt supply of the power from the power supply 24 to the modem 16 at least in a standby state.例文帳に追加

制御部21が、少なくとも待機中は、電力遮断回路25によって電源24からモデム16への電力の供給を遮断するものである。 - 特許庁

To obtain an input/output interrupt control system which reduces the probability of falling into the lock acquisition waiting state in input/output interrupt handling to improve the efficiency of input/output interrupt handling.例文帳に追加

入出力割り込み処理におけるロック獲得待ち状態になる確率を低減して、入出力割り込み処理の効率の向上を図ることができる入出力割り込み制御方式を得る。 - 特許庁

The controller 101 controls the interrupt control section 108 to mask a 1st interrupt and sets the output of the 1st interrupt signal to an inhibited state (S5).例文帳に追加

制御装置１０１は、割込み制御部１０８を制御して第１の割込みをマスクし、第１の割込み信号の出力を禁止状態に設定する（Ｓ５）。 - 特許庁

The semiconductor device including a plurality of function circuits each outputting an interrupt request signal to the main controller includes: a load state detection part detecting a load state of the main controller; and an interrupt control part restricting the output of the interrupt request signal according to a detection result of the load state.例文帳に追加

主制御装置に割込み要求信号を出力する複数の機能回路を備える半導体装置であって、前記主制御装置の負荷状態を検出する負荷状態検出部と、前記負荷状態の検出結果に応じて前記割込み要求信号の出力を制限する割込み制御部とを備える。 - 特許庁

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

The interrupt control circuit inverts a clock stop signal (OSCSTP) outputted from the system control circuit, stopping the system clock when interrupt requirement is given by external interrupt requirement signals (IRQ1, IRQ2) in a standby state and when interrupt masking by corresponding interrupt masking signals (IRQ1E, IRQ2E) is not performed.例文帳に追加

割り込み制御回路は、スタンバイ状態において、外部割り込み要求信号（ＩＲＱ１，ＩＲＱ２）によって割り込み要求があり、対応する割り込みマスク信号（ＩＲＱ１Ｅ，ＩＲＱ２Ｅ）による割り込みマスクが行われていないときは、システム制御回路から出力され、システムクロックを停止させるクロック停止信号（ＯＳＣＳＴＰ）を反転させる。 - 特許庁