「interrupt control state」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

The interrupt control circuit inverts a clock stop signal (OSCSTP) outputted from the system control circuit, stopping the system clock when interrupt requirement is given by external interrupt requirement signals (IRQ1, IRQ2) in a standby state and when interrupt masking by corresponding interrupt masking signals (IRQ1E, IRQ2E) is not performed.例文帳に追加

割り込み制御回路は、スタンバイ状態において、外部割り込み要求信号（ＩＲＱ１，ＩＲＱ２）によって割り込み要求があり、対応する割り込みマスク信号（ＩＲＱ１Ｅ，ＩＲＱ２Ｅ）による割り込みマスクが行われていないときは、システム制御回路から出力され、システムクロックを停止させるクロック停止信号（ＯＳＣＳＴＰ）を反転させる。 - 特許庁

When the key switch is turned to an on-state, an interrupt signal is inputted from the other side edge of the input means to an interrupt terminal, and the control means shifts to a normal mode from a low power mode.例文帳に追加

制御手段は、キースイッチがオン状態とされた場合に、入力手段の他方端から割り込み端子に割り込み信号が入力されることにより、低消費電力モードから通常モードに移行する。 - 特許庁

When a 1st interrupt request X is fed to an interrupt input circuit 28 in a usual operating state of a microcomputer 2, a logical '1' is set to an interrupt control register 29, which outputs an interrupt signal IRPT of a logical '0' and a reference voltage output circuit 30 receiving the signal starts its operation.例文帳に追加

マイクロコンピュータ２の通常動作状態において、第１割り込み要求信号Ｘが割り込み入力回路２８に供給されると、割り込み制御レジスタ２９は論理値「１」がセットされて論理値「０」の割り込み信号ＩＲＰＴを出力し、これより基準電圧出力回路３０は動作を開始する。 - 特許庁

Following the interrupt, the operating system gets control and sets the program to a wait state 例文帳に追加

割込みが発生したあと,オペレーティングシステム(OS)は制御(権)を渡され,そのプログラムを待ち状態に設定する - コンピューター用語辞典

If a power supply interruption signal occurs, CPU shifts to a non maskable interrupt treatment to preserve the control state in a back-up RAM.例文帳に追加

電源断信号が発生すると、ＣＰＵは、バックアップＲＡＭに制御状態を保存するためのマスク不能割込処理に移行する。 - 特許庁

To provide a game machine, capable of time control of timing, which is the same as before even if a CPU enters interrupt inhibit state.例文帳に追加

ＣＰＵが割込み禁止状態となっても、それ以前と同一タイミングの時間管理をすることの可能な遊技機を提供する。 - 特許庁

To easily control recovery from an interrupt state without complicated processing in a path through which divided image data are transferred.例文帳に追加

分割画像データの転送経路で複雑な処理を行うことなく、中断状態からの復帰を容易に制御できるようにする。 - 特許庁

When an interrupt such as an arithmetic exception interrupt occurs in an operation unit 6, an instruction control part 4 stops the instruction issue control to wait for the completion of an instruction in process in an instruction pipeline so that the state in the processor is in the static status.例文帳に追加

演算ユニット６で演算例外が発生するなどの割込みが発生すると、命令制御部４は、命令発行制御を停止させ、命令パイプラインに仕掛かり中の命令が完了してプロセッサ内状態が静的な状態になるのを待つ。 - 特許庁

That is, consistency of a progress state of performance by the periphery control unit stationary processing and a progress state of performance by the periphery control unit 1ms timer interrupt processing is maintained.例文帳に追加

つまり、周辺制御部定常処理による演出の進行状態と周辺制御部１ｍｓタイマ割り込み処理による演出の進行状態との整合性が崩れないようになっている。 - 特許庁

The refresh control circuit 10 counts the number of times the interrupt signal REFTEND has been asserted, and during the idle state in which the DRAM 200 can be accessed externally, asserts the interrupt subroutine start signal IJMP for refreshing the count and the DRAM 200.例文帳に追加

リフレッシュ制御回路１０は、割込信号ＲＥＦＴＥＮＤがアサートされた回数をカウントし、ＤＲＡＭ２００が外部からアクセス可能なアイドル状態において、カウントした回数、ＤＲＡＭ２００をリフレッシュさせるための割込サブルーチン開始信号ＩＪＭＰをアサートする。 - 特許庁

The flag configuration register unit includes a pseudo oscillation stop state enable bit holding unit, and a control logic for asserting the interrupt request signal when the pseudo oscillation stop state enable bit is enabled.例文帳に追加

上記フラグ設定レジスタ部は、疑似発振停止状態イネーブルビット保持部と、上記疑似発振停止状態イネーブルビットがイネーブル状態にされた場合に、上記割り込み要求信号をアサートする制御論理とを含む。 - 特許庁

A signal state detection circuit 116 of the data transfer control device 100 notifies a processing part 130 about a detection result of a line state detection circuit 132 or a source line detection circuit 134 by an interrupt signal.例文帳に追加

データ転送制御装置１００の信号状態検出回路１１６は、ラインステート検出回路１３２又は電源ライン検出回路１３４の検出結果を割り込み信号により処理部１３０に通知する。 - 特許庁

When the INT signal from the main substrate is set to an on-state, an interrupt is applied to the payoff control CPU, and the reception process of a payoff control command is started.例文帳に追加

よって、主基板からのＩＮＴ信号がオン状態になると、払出制御用ＣＰＵに割込がかかり、払出制御コマンドの受信処理が開始される。 - 特許庁

Under the recording power control by a ROPC control detecting means, when such a state is detected that the recording power exceeds a prescribed value after the control, the control of a laser power control means is made to interrupt the recording operation, and after the deviation of tilt is controlled by a tilt control means, the recording operation is restarted.例文帳に追加

ＲＯＰＣ制御検出手段による、記録パワー制御下において、制御後の記録パワーが所定値を超えたことを検出した場合、レーザパワー制御手段を制御して記録を中断し、チルト制御手段でチルトのズレを制御した後、記録を再開する。 - 特許庁

For identifying the possible causes of some failure, this device includes not only a means of the returning but also a waiting continuance storing circuit, storing holding of the state of a read/write signal WR and continuation of the waiting state with an interrupt into the CPU and a waiting factor storing circuit for storing the control output of the CPU during interrupt as a waiting factor.例文帳に追加

また、異常原因の特定するものとして、復帰と共にＣＰＵへの割込みで読み出し／書込み信号ＷＲの状態保持とｗａｉｔ状態の継続を記憶しておくｗａｉｔ継続記憶回路、割込み時のＣＰＵの制御出力をｗａｉｔ要因として記憶しておくｗａｉｔ要因記憶回路も含む。 - 特許庁

The control section causes oscillation when the Q switch element is in the ON-state, and turns off the Q switch during oscillation in which the high-level density of the active substance in the laser medium remains to interrupt the oscillation.例文帳に追加

該制御部により、Ｑスイッチ素子のオン状態で発振を起こし、レーザ媒体内の活性物質の上準位密度が残存している発振中にＱスイッチをオフに切り替えて発振を遮断する。 - 特許庁

To provide a portable computer for allowing, in a simple configuration, a user to arbitrarily interrupt power supply to a backlight in a state that a liquid crystal display is opened without executing software-like switch control.例文帳に追加

ソフトウェア的なスイッチ制御なしで簡単な構造により，液晶ディスプレイを開けた状態でユーザーが任意にバックライトへの電源供給を遮断できる携帯用コンピュータを提供する。 - 特許庁

Moreover, when the power supply is started, after performing setting for developing the random numbers in a random number circuit, the game-control microcomputer is set in an interrupt-authorized state.例文帳に追加

また、電力供給が開始されたときには、乱数回路に乱数を発生させるための設定を行った後に、遊技制御用マイクロコンピュータを割込許可状態に設定する。 - 特許庁

To provide a key telephone system that conducts speech interruption connection control that takes an original speech of an interrupted side into account even when a destination number notice service is applied to a speech state interrupt incoming call service.例文帳に追加

相手先番号通知サービスが、通話中割り込み着信サービスで適用される場合でも、被割り込み側の元の通話へ配慮した通話割り込み接続制御を行う。 - 特許庁

Further, when a prescribed time elapses after the communication unit 12 is started, the power supply control section 36 turns off the switch circuit 32 to interrupt the communication unit 12 from the self-supporting power supply section 34 thereby bringing the terminal 10 to a standby state.例文帳に追加

また、電源制御部３６は、通信ユニット１２を起動してから所定時間が経過すると、スイッチ回路３２をオフして通信ユニット１２を自立電源部３４から遮断し、端末装置１０を待機状態にする。 - 特許庁

The CPU 22 performs control to reexecuting the command on receiving the interrupt on condition that the hang-up state can be judged to possibly be removed by reexecuting the command.例文帳に追加

これを受けてＣＰＵ２２は、上記コマンドの再実行によりハングアップ状態を解消できる可能性があると判断できる場合、当該コマンドを再実行するための制御を行う。 - 特許庁

In the power-saving state, a print mechanism control circuit 25 automatically monitors the condition of a print mechanism 4, and informs the change of the condition of the print mechanism 4 to be informed to the CPU 1 with an interrupt.例文帳に追加

節電状態において、印刷機構制御回路２５は、印刷機構４の状態を自動で監視し、ＣＰＵ１に通知すべき印刷機構４の状態の変化を、割り込みをもって通知する。 - 特許庁

Furthermore, the electronic equipment is constituted so as to perform control to interrupt or inhibit a recording operation to the memory card according to a detection result by an opening/ closing sensor 14 to detect whether or not the levers 10 are at the operable state by providing the sensor 14.例文帳に追加

さらに、レバー１０を操作できる状態であるか否かを検出する開閉検知センサ１４を備え、センサ１４の検知結果に応じてメモリカードへの記録動作を中断もしくは禁止する制御を行えるようにした。 - 特許庁

A constant current control circuit 2 which determines the charging current and a switch 3 which selects a state either to make to flow the charging current or to interrupt it are inserted in the route from a power supply circuit 1 to the secondary battery B.例文帳に追加

電源回路１から二次電池Ｂへの充電経路に、充電電流を決める定電流制御回路２と、充電電流を流す状態と遮断する状態とを選択するスイッチ要素３とが挿入される。 - 特許庁

With the battery pack, the control circuit 5 controls the current interrupting element 4 in an off-state to interrupt the current, when the voltage differences of the unit batteries 1 detected by the voltage detecting circuit 2 are larger than a preset value and yet with the impact detecting part 3 in a state detecting the impact.例文帳に追加

この組電池は、電圧検出回路２が検出する素電池１の電圧差が設定値よりも大きく、かつ衝撃検出部３が衝撃を検出した状態で、制御回路５が電流遮断素子４をオフに制御して電流を遮断する。 - 特許庁

A server 13 monitors an operating state of a router 26 via the Internet 14 and causes a power supply control apparatus 28 of the router 26 falling in the abnormal operating state to interrupt and reapply the power supply via a telephone network 16.例文帳に追加

サーバ１３がインターネット１４を介してルータ２６の動作状態を監視すると共に非正常動作状態に陥ったルータ２６の電源制御装置２８に電話網１６を介して電源の切断及び再投入を行わせる。 - 特許庁

In the exclusive control, if a processor "01" secondly performs exclusive control for a same address together with a processor "00" and an entry 00 has been locked already in a "lock-acquired-state", acquisition of lock is canceled and another process of higher priority such as interrupt processing is executed.例文帳に追加

この排他処理で、２番目にプロセッサ“０１”により、プロセッサ“００”と同一アドレスの排他制御が行われると、エントリ００がすでにロックされた「ロック取得状態」であれば、ロックの取得を中止し、他の割り込み処理など、より優先順位の高いプロセスの実行を行う。 - 特許庁

The information processing device 1 comprises an OS kernel 101 as a general purpose OS and a plurality of drivers 110 for controlling an input/output device 300, and characteristically comprises an access control part 20, a hardware state management part 30 and an interrupt control part 40.例文帳に追加

情報処理装置１は、汎用ＯＳであるＯＳカーネル１０１及び入出力デバイス３００を制御する複数のドライバ１１０を有して構成され、更に、本実施形態特有のアクセス制御部２０とハードウェア状態管理部３０と割込み制御部４０を有して構成される。 - 特許庁

Since no interruption request is received and the control section 11 keeps the speech state, when a unit time expires, the speech available time limit section 20 adds the unit time to the memory B22, and when the contents of the memory A21 are equal to the contents of the memory B22, the speech available time limit section 20 informs the control section 11 about it to interrupt the speech.例文帳に追加

制御部１１は切断要求がなければそのまま通話状態とするので、通話可能時間制限部２０は単位時間が満了すると、メモリＢ２２に単位時間を加算し、メモリＡ２１の値とメモリＢ２２の値とが等しくなると、その旨を制御部１１に通知し、通話を切断する。 - 特許庁

The game control means 56A sets timer interrupt to determine the timing of starting control after sending a restore command showing restoration of a control state to a putting-out control means 371A in a restoration process and is returned to a state capable of controlling the game by performing a register restoration process to restore the content of a register.例文帳に追加

遊技制御手段５６Ａは、制御状態が復旧することを示す復旧コマンドを復旧処理において払出制御手段３７１Ａに送信した後、制御の起動タイミングを決めるためのタイマ割込の設定を行うとともに、レジスタの内容を復旧させるレジスタ復帰処理を行って遊技制御が可能な状態に戻る。 - 特許庁

When the memory use amount of the process reaches a preset regulated value, the control part 13 outputs a process stop signal for stopping the process selected based on the state information and the log information not to interrupt the operation of the application.例文帳に追加

制御部１３は、プロセスのメモリ使用量が予め設定されている規定値に達した場合に、アプリケーションの動作を妨げないように状態情報およびログ情報に基づいて選択されるプロセスを停止するためのプロセス停止信号を出力する。 - 特許庁

The read address generation part 14 and the write address generation part 16 generate interrupts after accepting final access requests and control activation of each of data processing modules 11-1 to 11-n in accordance with the state of each data processing module in interrupt handling.例文帳に追加

一方、リードアドレス生成部１４及びライトアドレス生成部１６において、最終アクセス要求受付け後に割り込みを生成し、割り込み処理時の各データ処理モジュール１１−１〜１１−ｎの状態に応じて各データ処理モジュールの起動を制御する。 - 特許庁

The CPU 16 turns on the output of the power control circuit 13 by a fixed-time interrupt from an RTC (real time clock) circuit 14 and feeds power to circuits other than the RTC circuit 14 and a PW key detection circuit (CPU 16 is in operating state).例文帳に追加

そしてＲＴＣ回路１４からの定周期割込みにより電力制御回路１３の出力をオンとし、ＲＴＣ回路１４およびＰＷキー検出回路１９以外の回路に対して電源供給する（ＣＰＵ１６は動作状態）。 - 特許庁

When the analog voltage value is smaller than a threshold, a low level signal from an AND circuit 19 is supplied via the selector 21 to an interrupt control means 29, so that a constitution is such that a standby mode cancel request signal is generated and the CPU 27 to restore into the active state.例文帳に追加

そして、アナログ電圧値がしきい値未満の場合、セレクタ２１を介して、ＡＮＤ回路１９からのローレベルの信号を割り込み制御手段２９に供給し、待機モード解除要求信号を発生させて、ＣＰＵ２７を動作状態へと復帰させる構成となっている。 - 特許庁

The read address generator 11 and the write address generator 13 generate interrupts upon acceptance of a final access request so as to control activation of each data processing module 8-1 to 8-m in accordance with the state of each data processing module in interrupt processing.例文帳に追加

一方、リードアドレス生成部１１及びライトアドレス生成部１３において、最終アクセス要求受け付け後に割り込みを生成し、割り込み処理時の各データ処理モジュール８−１〜８−ｍの状態に応じて各データ処理モジュールの起動を制御する。 - 特許庁

An interrupt input terminal 111 is added to a microprocessor core 121 and controlled to set the address input terminals 105 and 106, data input terminals 107 and 108 and input/output control terminals 109 and 110 in an input state respectively.例文帳に追加

双方向アドレス入出力端子と双方向信号制御端子を備え、割り込み制御端子により、前記アドレス入出力端子と前記信号制御端子が入力状態に遷移することにより、外部からマイクロプロセッサに直接データを書き込むことが出来るようにする。 - 特許庁

The control circuit is set to recognize start of an idle state of the data bus by use of the monitoring circuit (7), to retain the connecting state of the peripheral device (2), upon recognition of the idle state, by starting the holding circuit (8), and to interrupt the supply of supply voltage to the peripheral device (2) by opening the at least one switching element (6, 18).例文帳に追加

制御回路は、監視回路（７）を用いてデータバスのアイドル状態の始まりを認識し、アイドル状態を認識すると保持回路（８）を起動することによって周辺機器（２）の接続状態を保持し、少なくとも１つのスイッチング素子（６、１８）を開くことによって周辺機器（２）の供給電圧の供給を遮断するよう設定される。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

The data processing apparatus 2 is provided having a CPU 11 with a weight signal input 21 which, when asserted, stops at least some of its internal functions, and an interrupt controller 17 with a state control function 26 that outputs a weight signal ϕ2 to assert the weight signal input 21 according to instructions from the CPU 11.例文帳に追加

アサートされると内部の機能の少なくとも一部が停止するウェイト信号入力２１を備えたＣＰＵ１１と、ＣＰＵ１１からの指示によりウェイト信号入力２１をアサートするウェイト信号φ２を出力する状態制御機能２６を備えた割り込みコントローラ１７とを有するデータ処理装置２を提供する。 - 特許庁

When data received via a USB function is transferred to a printer via a USB host, the content of the data is analyzed and the result is reflected at a memory in the image processing apparatus as a status, and exclusive/interrupt control by a copying job is executed at the start of the copying job according to the state in the image processing apparatus.例文帳に追加

ＵＳＢファンクション経由で受信したデータをＵＳＢホスト経由でプリンタへ転送する際に、内容を解析して画像処理装置内のメモリにステータスとして反映し、コピージョブ開始時に画像処理装置内のステータスに応じてコピージョブによる排他・割り込み制御を実行する。 - 特許庁

In this control method of interrupt, when requests for interruption of a new job is given, whether the new job is interrupted after temporarily interrupting the processing of a job under execution or a new job is executed, after the processing of the job under execution has been completed is selected according to the state of progress of the job under execution.例文帳に追加

本発明の割込制御方法は、新たなジョブの割り込み要求がなされたときに、実行中のジョブの処理を一時中断して新たなジョブを割り込ませるか、実行中のジョブの処理を終了させた後に新たなジョブを実行するか、のいずれかの選択を、実行中のジョブの進捗状況に応じて行うことを特徴とする。 - 特許庁

When the data are written and stored in the reception FIFO memory 21, the write signal RXRDY from the reception FIFO memory 21 becomes a high level, the oscillation enable signal from the oscillation control part 17 becomes a high level, the crystal oscillator 14 is started, and the CPU 16 is applied with an interrupt to come into an operation state.例文帳に追加

データが受信ＦＩＦＯメモリ２１に書き込まれて格納されると、受信ＦＩＦＯメモリ２１からのライト信号ＲＸＲＤＹがハイレベルとなって、発振制御部１７からの発振イネーブル信号がハイレベルとなり、水晶発振器１４が起動され、ＣＰＵ１６が割り込みをかけられて動作状態となる。 - 特許庁

The sensor control device 20 can thereby determine whether the connected state of the second pump cell 41 and sensor control device 20 is normal or abnormal without inputting a signal for abnormality detection to a cell of an NOx sensor 10, and there is no need to interrupt gas detection in determining whether the connected state of the second pump cell 41 and sensor control device 20 is normal or abnormal.例文帳に追加

このため、センサ制御装置２０は、ＮＯｘセンサ１０のセルに対して異常検出用の信号入力を行うことなく、第２ポンプセル４１とセンサ制御装置２０との接続状態が正常状態であるか異常状態であるかを判定でき、第２ポンプセル４１とセンサ制御装置２０との接続状態が正常状態であるか異常状態であるかを判定するにあたり、ガス検出を中断する必要が無い。 - 特許庁