leading-phaseとは 意味・読み方・使い方

A variable phase shift circuit 19 outputs a control signal for switching the drive current to the drive coil of each phase by leading or delaying the phase with respect to a position where the counter-electromotive forces have the same level based on that phase shift signal.例文帳に追加

可変移相回路１９は、その移相信号に基づきその逆起電力レベルの等しい位置に対して進相又は遅相させて各相の駆動コイルへの駆動電流を切換える切換え制御信号を出力する。 - 特許庁

In a control system for varying the leading phase θ from a rotor rotation phase θm of the IPM motor 13 so as to maximize the total torque, including a magnet torque and a reluctance torque of the IPM motor 13, a limiter 30 is provided at the output of an optimal leading phase calculating section 29, and limits the optimal leading phase ΔθTmax within a regulated range of 0-45°.例文帳に追加

ＩＰＭモータ１３のマグネットトルクとリラクタンストルクを合わせたトータルトルクが最大となるように、ＩＰＭモータ１３のロータ回転位相θｍからの進み位相θを変動させる制御方式おいて、最適進み位相計算部２９の出力に最適進み位相ΔθＴｍａｘを０度〜４５度の規制範囲内に制限するためのリミッタ３０を設けておく。 - 特許庁

The three-phase phase comparator 40 is shifted among three states in response to leading transition of 1st and 2nd clock (R/V) inputs to detect a phase difference of the (R/V) inputs.例文帳に追加

３相位相比較器４０は、第１、第２クロック（Ｒ／Ｖ）入力の位相差を検出するように、Ｒ／Ｖ入力の立ち上がり遷移に応答して３つの状態の間を遷移する。 - 特許庁

A reference clock signal CLK of a processor 1 is supplied to phase adjustment parts 10 and 20, which generate a lagging phase clock signal CKD and a leading phase clock signal CKL respectively.例文帳に追加

プロセッサ１の基準クロック信号ＣＬＫは位相調整部１０，２０に与えられ、それぞれ位相の遅れたクロック信号ＣＫＤと位相の進んだクロック信号ＣＫＬが生成される。 - 特許庁

To obtain a digital signal accurately indicating whether a phase is a leading or lagging phase without using a charge pump or an A/D converter even if an output pulse of a high-speed Bang-Bang type phase comparator circuit has distortion and/or defect.例文帳に追加

高速動作するBang-Bang型位相比較回路の出力パルスに歪や欠損がある場合であっても、チャージポンプやＡ／Ｄ変換器を用いることなく、進相、遅相のいずれであるかを正確に表すデジタル信号を得る。 - 特許庁

A leading phase detection circuit 7 outputs a control signal for inverting the synchronous reproduction clock signal to the VCO circuit when the PLL circuit is judged to be in a synchronized state and when the phase difference detected by the phase comparator circuit exceeds the set value.例文帳に追加

進み位相検出回路７は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を反転させるための制御信号をＶＣＯ回路へ出力する。 - 特許庁

The phase controller 5 determines the phase of the leading edge of the phase shift clock signal pi_out selected by the phase selection circuit 6 such that the period of the phase shift clock signal pi_out is shifted by a predetermined phase shift from the period of the output clock signal vco_ck, and instructs the phase selection circuit 6 to select the determined phase.例文帳に追加

位相コントローラ５は、移相クロック信号ｐｉ＿ｏｕｔの周期を出力クロック信号ｖｃｏ＿ｃｋの周期から予め決められた移相量で変化させるように、位相選択回路６によって選択される移相クロック信号ｐｉ＿ｏｕｔの立ち上がりエッジの位相を決定し、決定された位相を選択するように位相選択回路６を制御する。 - 特許庁

A phase comparator circuit 2A starts production of an up-signal UP at leading of the delayed signal DLRDP and starts production of a down-signal DN at leading of a comparison clock GVCO.例文帳に追加

位相比較回路２Ａは、遅延信号ＤＬＲＤＰの立ち上がりでアップ信号ＵＰの生成を開始し、比較クロックＧＶＣＯの立ち上がりでダウン信号ＤＮの生成を開始する。 - 特許庁