pads upとは 意味・読み方・使い方

The via conductors 6 in connection with the dummy pads 5 are arranged in the ceramic layer that makes up the major surface of the insulating base 1.例文帳に追加

さらには、ダミーパッド５に接続されるビア導体６は、絶縁基体１の主面となるセラミック層に配置される。 - 特許庁

Thereafter, a pad 55 is moved in the direction of a pad 56 to hold the needle 39 by the pads 55 and 56 and the needle 39 is drawn up to wipe off the washing liquid on 57 the surface of the needle 39 with the pads 55 and 56.例文帳に追加

その後、パット５５をパット５６方向に移動させ、ニードル３９をパット５５と５６ではさみ、ニードル３９を引き上げて、パット５５と５６でニードル３９表面の洗浄液５７をぬぐう。 - 特許庁

Ocular pads 3 and 3 filled up with a gelatinous substance 12 are provided on an eye cover member 2 at the positions corresponding to the eyeball sections.例文帳に追加

眼覆部材２の眼球部に対応する位置に、ゲル状物質１２を充填した接眼パッド３，３が設けられている。 - 特許庁

By this, operation of the divided friction pads 16 and 16 for the interlocking type brake system is built up slower than a rear wheel brake.例文帳に追加

これにより、連動式ブレーキ系統用の分割摩擦パッド１６，１６の作動を後輪用ブレーキよりも遅く立ち上がらせる。 - 特許庁

Bonding pads 20 on a memory chip 3 mounted on the upper part of the logic chip 2 by a face-up method are connected to the lands 5a on the wiring board 1 through barrier metal layers 21 and Au wires 22 formed on respective bonding pads 20.例文帳に追加

また、ロジックチップ２の上部にフェイスアップ方式で実装されたメモリチップ３のボンディングパッド２０と配線基板１のランド５ａは、ボンディングパッド２０上のバリアメタル層２１とＡｕワイヤ２２とを介して接続されている。 - 特許庁

To enhance die pads in adhesion to a resin package keeping a semiconductor device small in thickness when a semiconductor chip mounted on die pads is sealed up with resin for formation of the semiconductor device.例文帳に追加

本発明はダイパッドに搭載された半導体チップを樹脂封止する構造の半導体装置及びその製造方法に関し、薄型化を維持しつつダイパッドと樹脂パッケージの接合性の向上を図ることを課題とする。 - 特許庁

Thermosetting adhesives 9 are piled up between adjacent pads 5, so that solder flowing into a gap between the solder pads 5 in a dip soldering process can be repelled, and the solder grows to break off easily its flow.例文帳に追加

隣接して配置されたはんだパッド５の間に、熱硬化性の接着剤９を盛ることにより、ディップ工程においてはんだパッド５の間に流れ込んだはんだをはじいて、はんだの切れを良好なものとする。 - 特許庁

To suppress the latching up in an outside device region due to a surge between pads and a power supply or a ground in a semiconductor device which has a device region (outside device region) outside the position of pads on a chip.例文帳に追加

チップ上のパッドの位置よりも外側に素子領域（外側素子領域）を有する半導体装置において、パッドと電源あるいはグランドとの間のサージによる外側素子領域におけるラッチアップの発生を抑える。 - 特許庁