pairs offとは 意味・読み方・使い方

This action causes differential pairs not selected by the control signal S in the selector 7 to turn off, thereby blocking the capacitance of a common source of the differential pairs across NMOS and the capacitance of a current source from being connected to an output terminal.例文帳に追加

この作用により、セレクタ７内で制御信号Ｓにより選択されなかった差動対がオフ状態となり、ＮＭＯＳを介した差動対のコモンソースの容量と、電流源の容量が出力端子に接続されるのを阻止する。 - 特許庁

Auxiliary switching element pairs corresponding to a state wherein driving currents need to be adjusted are selected to control on/off states with individual bias signals.例文帳に追加

駆動電流の調整が必要となった状況に応じた補助スイッチング素子ペアを選択し、個別のバイアス信号によってオン／オフを制御する。 - 特許庁

An output voltage is obtained at the secondary side, by alternately turning on and off pairs of primary-side switching elements 2-1, 2-3 and 2-2, 2-4 of the transformer 1.例文帳に追加

トランス１の１次側スイッチング素子２−１と２−３、２−２と２−４を対として交互にオン・オフすると２次側に出力電圧が得られる。 - 特許庁

The dead time TD, when the pairs of the switching elements incorporated in the inverters 16 to 20 receive turning-off commands, is decreased by ΔTD every a prescribed time TS.例文帳に追加

インバータ１６〜２０の有する一対のスイッチング素子２２，２４が共にオフ指令されるデッドタイムＴ_Dを所定時間Ｔ_SごとにΔＴ_Dずつ減少させる。 - 特許庁

The variable color vertical type illuminating system 50 is provided with two pairs of apparatus main bodies 51, 52, a power source 80 and a remote controller 86 for transmitting on/off controlling signals.例文帳に追加

可変色縦型照明システム５０は、２組の器具本体５１、５２と、電源部８０と、点滅制御信号を発信するリモコン８６とを備えている。 - 特許庁

A bumper's upper wall unit 20 which pairs off with right and left units is formed on the upper side of the front bumper 4, and each plated bumper reinforcing materials 5 are located on the rear side of the car body on the bumper's upper wall unit 20.例文帳に追加

フロントバンパ本体４の上側に左右一対のバンパ上壁部２０を形成し、このバンパ上壁部２０の車体後側にそれぞれプレート状のバンパ補強部材５を配置する。 - 特許庁

By precharge circuits 6, 7, P channel MOS transistors PT61-PT63, PT71-PT73 are turned off and pairs of bit lines (BL0, /BL0), (BL1, /BL1) are electrically separated from a power source node for receiving power source voltage VDD.例文帳に追加

プリチャージ回路６，７は、ＰチャネルＭＯＳトランジスタＰＴ６１−ＰＴ６３，ＰＴ７１−ＰＴ７３をオフにして、ビット線対（ＢＬ０，／ＢＬ０），（ＢＬ１，／ＢＬ１）を、電源電圧ＶＤＤを受ける電源ノードから電気的に切り離す。 - 特許庁

Pre-charge circuits 6, 7 turn off P channel MOS transistors PT61-PT63, PT71-PT73 and separate pairs of bit lines (BL0, /BL0), (BL1, /BL1) electrically from a power source node for receiving power source voltage VDD.例文帳に追加

プリチャージ回路６，７は、ＰチャネルＭＯＳトランジスタＰＴ６１−ＰＴ６３，ＰＴ７１−ＰＴ７３をオフにして、ビット線対（ＢＬ０，／ＢＬ０），（ＢＬ１，／ＢＬ１）を、電源電圧ＶＤＤを受ける電源ノードから電気的に切り離す。 - 特許庁