parallel trenchとは 意味・読み方・使い方

A sidewall of each trench 3 includes trench sidewalls 2a, 2b parallel with the edges of two element isolation layers STI 2, a trench sidewall 3a composed of a face vertical to the STI 2, and a trench sidewall 3b not parallel with the trench sidewall 3a.例文帳に追加

トレンチ３の側壁は２つの素子分離層ＳＴＩ２の端面と平行なトレンチ側壁２ａ、トレンチ側壁２ｂと、ＳＴＩ２に垂直な面からなるトレンチ側壁３ａ、及びトレンチ側壁３ａと平行でないトレンチ側壁３ｂから構成される。 - 特許庁

To eliminate deviation of relative position between a first conductivity region and a second trench for trench gate of a parallel pn layer.例文帳に追加

並列ｐｎ層の第１導電型領域とトレンチゲート用第２トレンチとの相互位置のずれを無くすこと。 - 特許庁

In an Nch trench power MOS transistor 80, a plurality of trench gates 40 are arranged in parallel to one another and in a stripe-like shape.例文帳に追加

ＮｃｈトレンチパワーＭＯＳトランジスタ８０は、複数のトレンチゲート４０がストライプ状に並列配置される。 - 特許庁

To provide a trench insulated gate type semiconductor device capable of obtaining a low on-voltage without a decrease in a breakdown voltage even when it has a trench surface pattern in which a surface spacing is different between a parallel trench part contacted by a cell area and a parallel trench part uncontacted.例文帳に追加

セル領域が接する平行トレンチ部分と接しない平行トレンチ部分の表面間隔が異なるトレンチ表面パターンを有していても、耐圧低下がなく、低オン電圧が得られるトレンチ絶縁ゲート型半導体装置を提供すること。 - 特許庁

In a trench insulated gate type semiconductor device, a trench surface pattern is provided in which both of the parallel trench parts 9a that are different in the surface spacing of a trench 9 are coupled without crossing with skewed trench parts 9b; and the orientations of the sidewall surfaces of the parallel trench parts 9a are equivalent orientations {100} that are orthogonal to the orientation (100) of a principal surface.例文帳に追加

トレンチ９の表面間隔の異なる平行トレンチ部分９ａ同士は斜行トレンチ部分９ｂによって交差すること無く連結されるトレンチ表面パターンを備え、前記平行トレンチ部分９ａの側壁面の面方位が、前記主面の面方位（１００）と直交する等価な面方位｛１００｝であるトレンチ絶縁ゲート型半導体装置。 - 特許庁

The main array uses a pattern of perpendicular sets of trench isolation parts 82 and 84 and the fuse array only uses one set of parallel trench isolation parts 82 and 84.例文帳に追加

主アレイはトレンチ分離８２，８４の直交する組のパターンを使用し、ヒューズアレイは平行なトレンチ分離８２，８４の一つの組のみを使用する。 - 特許庁

A first trench for forming the parallel p-n layers and the second trench 4 for embedding the gate electrode 7 are formed using same oxide masks.例文帳に追加

また、並列ｐｎ層を形成するための第１トレンチと、ゲート電極７を埋め込むための第２トレンチ４と、を同一の酸化マスクを用いて形成する。 - 特許庁