polysilicon base transistorとは 意味・読み方・使い方

The method, which is integrated with a Bi CMOS process and which forms the polysilicon-to-polysilicon capacitor, comprises a step in which the lower-part plate electrode of the capacitor is formed, while the gate electrode of a CMOS transistor is stuck and a step in which an upper-part SiGe plate electrode is formed, while the SiGe base region of a heterojunction bipolar transistor is grown.例文帳に追加

ＢｉＣＭＯＳプロセスと一体化されたポリシリコン−ポリシリコン間キャパシタを形成する方法が、ＣＭＯＳトランジスタのゲート電極の付着の間に、ポリシリコン−ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのＳｉＧｅベース領域の成長の間に、上部ＳｉＧｅプレート電極を形成するステップとを含む。 - 特許庁

By executing low bias treatment using a halogen-based gas when etching the polysilicon film, a metal electrode having an independent work function is formed on the N-ch transistor and the P-ch transistor while improving the film quality of the High-k film which is a base.例文帳に追加

該ポリシリコン膜をエッチングする際にハロゲン系ガスを用いた低バイアス処理を施すことにより、下地のＨｉｇｈ−ｋ膜の膜質を改善しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタに独立した仕事関数を持つ金属電極を形成する。 - 特許庁

A bipolar transistor is provided with a polysilicon layer 21 connected to one of the emitter, collector, and base inside an element isolation region, and uses the polysilicon layer 21 as a resistance, so that although it is constituted with the resistance is connected to one of the emitter, collector; and base, the element area is prevented from increasing and the high integration can be actualized.例文帳に追加

本発明のバイポーラトランジスタは、素子分離領域の内側において、エミッタ、コレクタまたはベースの中のいずれか１つと接続されるようにポリシリコン層２１を設け、このポリシリコン層２１を抵抗として使用するように構成したので、エミッタ、コレクタまたはベースの中のいずれか１つに抵抗を接続するように構成しながら、素子面積が増えることを防止でき、高集積化を実現できる。 - 特許庁

In the lateral transistor, a polysilicon layer 14 is formed on a LOCOS (local oxidation of silicon) oxide film (a field insulating film) 12 so as to cover a collector region 5 and a base region 4 towards an emitter region 6 from the collector region 5.例文帳に追加

本発明に係るラテラルトランジスタは、ＬＯＣＯＳ酸化膜（フィールド絶縁膜）１２上に、コレクタ領域５からエミッタ領域６に向けて、コレクタ領域５とベース領域４とを覆うようにポリシリコン層１４を形成する。 - 特許庁

The bipolar transistor includes at least: a semiconductor substrate including an N- type epitaxial layer 3a and a P- type silicon substrate 1a; an N+ type polysilicon layer 21a; a tungsten layer 25; a silicide layer 27a; a silicide layer 39a; a base electrode 36a; an emitter electrode 36b; and a collector electrode 36c.例文帳に追加

本発明は、Ｎ−型エピ層３ａやＰ−型シリコン基板１ａを含む半導体基板、Ｎ＋型ポリシリコン層２１ａ、タングステン層２５、シリサイド層２７ａ、シリサイド層３９ａ、ベース電極３６ａ、エミッタ電極３６ｂ及びコレクタ電極３６ｃを少なくとも備える。 - 特許庁

The thin-film transistor having LDD/offset regions to be provided is constituted such that a "primary" grain boundary of the polysilicon base layer is not positioned in the LDD/offset regions, thereby a thin-film transistor having excellent electrical characteristics such as leakage current characteristics is provided.例文帳に追加

ＬＤＤ/オフセト領域を具備している薄膜トランジスターに関するもので、前記ＬＤＤ/オフセット領域ではポリシリコン基板の“プライマリー”結晶粒境界が位置してないことを特徴とする薄膜トランジスターを提供することによって、漏洩電流特性等の電気的特性が優れる薄膜トランジスターを提供することができる。 - 特許庁