pulse RSとは 意味・読み方・使い方

A control circuit 20 outputs a start pulse ST for starting jitter measurement to an RS flip-flop 22.例文帳に追加

制御回路２０はＲＳフリップフロップ２２に対してジッタ測定を開始するスタートパルスＳＴを出力する。 - 特許庁

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established.例文帳に追加

そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。 - 特許庁

In the detection circuit 11, the sensor output value S(n) is changed with the sensor resistance value Rs of a gas sensor element 17 and also changed, even if the duty ratio DT of an inputted pulse signal Sc is altered.例文帳に追加

検出回路１１では、センサ出力値S(n)が、ガスセンサ素子１７のセンサ抵抗値Rsに応じて変化すると共に、入力するパルス信号Scのデューティ比DTを変更しても変化する。 - 特許庁

A sample-pulse(SP) generation part 16 outputs read-output sample pulses (RS pulsed) (b) within the irradiation period of the read beam.例文帳に追加

サンプルパルス（ＳＰ）発生部１６はリードビームの照射期間内にリード出力サンプルパルス（ＲＳパルス）ｂを出力する。 - 特許庁

A pulse processing part 32 generates delay sample pulses which delay the RS pulses (b) for a prescribed time, and it AND-processes the RS pulses (b) and the delay sample pulses so as to be output as new RS pulses b with reference to a read output S/H part 18.例文帳に追加

パルス処理部３２はＲＳパルスｂを所定時間だけ遅延した遅延サンプルパルスを発生すると共に、ＲＳパルスｂと遅延サンプルパルスとをＡＮＤ処理してリード出力Ｓ／Ｈ部１８に対する新たなＲＳパルスｂ_new として出力する。 - 特許庁

The RS flip flop 103 is set by the pulse signal of the rising edge detection circuit 101, and reset by the pulse signal of the falling edge detection circuit 102.例文帳に追加

ＲＳフリップフロップ１０３は、立ち上がりエッジ検出回路１０１のパルス信号によりセットされ、立ち下がりエッジ検出回路１０２のパルス信号によりリセットされる。 - 特許庁

A signal output circuit 19 combines pulse signals from the first and second RS flip-flop circuits 17 and 18 to generate a pulse width modulation signal PWMout.例文帳に追加

信号出力回路１９で第１，第２ＲＳフリップフロップ回路１７，１８からのパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔが生成される。 - 特許庁

An NWE mask generating section 7 has an RS flip flop(FF) 101 and the FF 101 is set by a symbol output pulse (a pulse indicating the outputting timing of one symbol) and reset by them first sampling pulse (a pulse instructing the fetching of data to a memory 3).例文帳に追加

ＮＷＥマスク生成部７は、ＲＳフリップフロップ（ＦＦ）１０１を有し、このＦＦは、シンボル出力パルス（１シンボルの出力タイミングを示すパルス）でセットされ、最初のサンプリングパルス（メモリ３へのデータの取り込みを指示するパルス）でリセットされる。 - 特許庁