redundancy rowとは 意味・読み方・使い方

A redundancy replacement unit 25 of a defective row is set, corresponding to the cell plate electrode line CP.例文帳に追加

不良行の冗長置換単位２５は、セルプレート電極線ＣＰに対応して設定される。 - 特許庁

The line of the row address of the failure memory cell count value 3d larger than the number of column redundancy spare lines 1b, and the line of the column address of the failure memory cell count value 3e larger than the number of row redundancy spare lines 1c are set to be a relief decision line for allocating the redundancy spare lines of the row and column.例文帳に追加

行の冗長予備線１ｂの数よりも大きい不良メモリセルカウント値３ｄの列アドレスのライン、列の冗長予備線１ｃの数よりも大きい不良メモリセルカウント値３ｅの行アドレスのラインを夫々救済確定線として列の冗長予備線、行の冗長予備線を割り付ける。 - 特許庁

A redundant row decoder 14 disables a selection to be made by the normal row decoder 9 and selects any one of redundancy memory cell lines when a specified row address matches a row address of a predetermined normal memory cell, as long as the enable signal is activated.例文帳に追加

冗長ロウデコーダ１４は、イネーブル信号が活性化された場合には限り、指定されたロウアドレスと、所定の正規メモリセルのロウアドレスとが一致したときに、正規ロウデコーダ９による選択を禁止し、いずれかの冗長メモリセル行を選択する。 - 特許庁

Prior to normal data read-out operation, redundancy information read out from the program units are latched in a row selection circuit 20.例文帳に追加

通常のデータ読出動作に先立って、プログラムユニットから読出された冗長情報は、行選択回路２０内にラッチされる。 - 特許庁

To obtain a non-volatile memory device having row redundancy being freely constituted in which correcting capability of architecture can be reconstituted for each chip.例文帳に追加

アーキテクチャの修正能力をチップ毎に再構成できる構成自在な行冗長性を有する不揮発性メモリデバイスを得る。 - 特許庁

When all the row hit signals are inactivated, a column redundancy selection circuit activates the enable signal according to a block address signal.例文帳に追加

コラム冗長選択回路は、全てのロウヒット信号が非活性化されているとき、ブロックアドレス信号に応じてイネーブル信号を活性化する。 - 特許庁

To provide a semiconductor storage device for shortening tRC (Row Cycle Time) without increasing power consumption in the semiconductor storage device mounting a redundancy area.例文帳に追加

リダンダンシ領域を搭載した半導体記憶装置において、消費電力を増加させることなく、ｔＲＣ（Row Cycle Time）を短縮することが可能な半導体記憶装置を提供することを目的とする。 - 特許庁

Rows including a defective memory cell are replaced by redundancy memory cells independently in each of a pair of memory block interposing a pair of row decoder 11.例文帳に追加

１対のロウデコーダ１１を挟む１対のメモリブロックの各々で独立に、欠陥メモリセルを含む行が冗長メモリセルの行に置換される。 - 特許庁