relative instructionとは 意味・読み方・使い方

The PCI bus interface control part 103 performs an operation relative to the configuration access from the PCI bus 101 in response to the response instruction and non-response instruction.例文帳に追加

ＰＣＩバスインタフェース制御部１０３は、応答指示、非応答にしたがいＰＣＩバス１０１からのコンフィギュレーションアクセスに対する動作を行う。 - 特許庁

When instruction decoders 409a-409c decode a branching instruction, high-order 29 bits of a PC relative value contained in this branching instruction are sent to a host PC computing element 411 and low-order 3 bits of the PC relative value are sent to a slave PC computing element 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

When instruction decoders 409a-409c decode a branch instruction, the upper 29 bits of a PC relative value included in the branch instruction are transmitted to an upper priority PC arithmetic unit 411, and the lower 3 bits of the PC relative value are transmitted to a lower priority PC arithmetic unit 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

In the detailed instruction data, there is described as an offset value a relative position from a spot in the update target data indicated by an offset value of the detailed instruction data preceding in the order of array.例文帳に追加

詳細指示データには、オフセット値として、配列順が一つ前の詳細指示データのオフセット値が示す更新対象データ内の地点からの相対位置が記述される。 - 特許庁

When a data conversion signal is "0," a data conversion part 130 outputs to a data bus B102 instruction code of an instruction branching to an area of a relative address of 0 output from a branch instruction storage part 160.例文帳に追加

データ変換信号が“０”の場合、データ変換部１３０は、分岐命令格納部１６０から出力される相対アドレスが０である領域に分岐する命令の命令コードをデータバスＢ１０２に出力する。 - 特許庁

Communication equipment 12 generates a speed instruction signal or a position instruction signal to the controlled object 101 based on the relative speed of the grip part 1 to the operator or the relative position of the grip part 1 to the operator.例文帳に追加

通信装置１２は、把持部１の操作者に対する相対速度、または、把持部１の操作者に対する相対位置に基づいて、制御対象１０１に対する速度指令信号、または、位置指令信号を生成する。 - 特許庁

To provide an out-of-order execution processor for performing accurate execution interruption or resumption relative to a specific instruction.例文帳に追加

特定命令に対して正確な実行中断・再開を実現する行うアウトオブオーダー実行プロセッサを提供すること。 - 特許庁

When a loop instruction detector 105 detects a loop setting instruction, a relative address of a loop head address to a loop end address, which is limited to m-bit smaller than N-bit of an instruction address fetched from an instruction code, is stored in a highest-order hierarchy 109 of the stack register 103.例文帳に追加

ループ命令検出器１０５がループ設定命令を検出した場合、命令コードから取り出した、命令アドレスのＮビットよりも小さいｍビットに制限された、ループ終端アドレスに対するループ先頭アドレスの相対アドレスを、スタックレジスタ１０３の最上位階層１０９に格納する。 - 特許庁