responding addressとは 意味・読み方・使い方

The interface chip IF is provided with a chip selection address generation circuit 42 which generates a chip selection address SID(IF) from address signals and chip selection signals responding to mode signals MODE.例文帳に追加

インターフェースチップＩＦは、モード信号ＭＯＤＥに応じてアドレス信号及びチップ選択信号からチップ選択アドレスＳＩＤ（ＩＦ）を生成するチップ選択アドレス生成回路４２を備える。 - 特許庁

In the network system, (1) the client terminal apparatus holds a temporary address and data relative to the address, (2) the client terminal performs communication to the address assigning server by using the address and the data, and (3) the address assigning server determines a formal address to the client terminal apparatus and data relative to the formal address and performs responding.例文帳に追加

そこで、（１）クライアント端末機が、仮のアドレス及びそれに関連するデータを保有し、（２）クライアント端末機は、上記のアドレス及びそれに関連するデータを利用して、アドレス割当サーバと通信し、（３）アドレス割当サーバは、クライアント端末機に対する正式のアドレス及びそれに関連するデータを決定して応答する。 - 特許庁

In each data block DB, read-out data of K pieces are selected responding to a first address input.例文帳に追加

各データブロックＤＢにおいては、第１番目のアドレス入力に応答してＫ個の読出データが選択される。 - 特許庁

The controller 1 receiving the Echonet address request from the device A responding thereto determines the Echonet address of the device A and stores the address in association with the Bluetooth address of the device A and transmits the message with the Echonet address attached thereto to the device A.例文帳に追加

これに応答した機器Ａからエコーネットアドレス要求を受信したコントローラ１は、機器Ａのエコーネットアドレスを決定し、機器ＡのＢｌｕｅｔｏｏｔｈアドレスに対応付けて記憶するとともに、該エコーネットアドレスを搭載したメッセージを機器Ａに送信する。 - 特許庁

An address buffer circuit outputs a first address signal received in a preceding writing cycle to a core part of a memory device responding to the rise of a writing control signal, and receives a second address signal from the outside responding to the rise of a writing control signal.例文帳に追加

アドレスバッファ回路は、先行する書込みサイクルにおいて受信した第１のアドレス信号を書込み制御信号の立ち上がりに応答して記憶装置のコア部に出力し、書込み制御信号の立ち上がりに応答して第２のアドレス信号を外部から受信する。 - 特許庁

An address register receives an output of the first input buffer circuit as an address responding to address load signals, a command register receives an output of a first address buffer circuit as a command responding to command load signals, and a data input register receives simultaneously output of the first and the second input buffer circuits as data to be programmed responding to the data load signal.例文帳に追加

前記アドレスレジスタはアドレスロード信号に応答して前記第１入力バッファ回路の出力をアドレスとして受け入れ、前記コマンドレジスタは前記コマンドロード信号に応答して前記第１アドレスバッファ回路の出力をコマンドとして受け入れ、前記データ入力レジスタは前記データロード信号に応答して前記第１及び第２入力バッファ回路の出力をプログラムすべきデートとして同時に受け入れる。 - 特許庁

Responding to the instruction, the chip identifier holding part 250 holds a chip identifier value which is input from an address input terminal 303A.例文帳に追加

チップ識別子保持部２５０は指示に応じて、アドレス入力端子３０３Ａから入力されるチップ識別子の値を保持する。 - 特許庁

The memory management unit (42) used by a digital signal processor (30) or another processor is provided with a circuit for responding to a prefetch command and performing conversion from a virtual address into a physical address.例文帳に追加

デジタル信号プロセッサ（３０）または他の処理装置で使用されるメモリ管理ユニット（４２）に、プリフェッチコマンドに応答して仮想アドレスから物理アドレスへの変換を実行する回路を設ける。 - 特許庁