「"CHAIN CIRCUIT"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DATA HOLDING CIRCUIT, SCANNING CHAIN CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS PROCESS DISPERSION DISCRIMINATING METHOD例文帳に追加

データ保持回路、スキャンチェーン回路、半導体集積回路およびそのプロセスばらつき判別方法 - 特許庁

An inverter chain circuit includes a plurality of cascaded NMOS delay circuits 50.例文帳に追加

ＮＭＯＳディレイ回路５０が、複数個縦列接続されてインバータチェーン回路が構成される。 - 特許庁

The pseudo error signal generating circuit 30 has a scan chain circuit, a setting signal is set to this scan chain circuit, and a pseudo error signal is generated un accordance with this setting signal.例文帳に追加

擬似エラー信号発生回路３０は、スキャンチェーン回路を有し、このスキャンチェーン回路には設定信号がセットされ、この設定信号に応じて、擬似エラー信号を発生する。 - 特許庁

To provide a daisy chain circuit capable of removing the limitation of the number of steps of a daisy-chain connected display device, and to provide a display device and a multi-display system provided with the daisy chain circuit.例文帳に追加

デイジーチェイン接続されるディスプレイ装置の段数の制限を無くすることができるデイジーチェイン回路、このデイジーチェイン回路を備えたディスプレイ装置、及びマルチディスプレイシステムを提供する。 - 特許庁

DELAY CIRCUIT, DELAY CONTROL CIRCUIT, VCO CIRCUIT, DELAY CHAIN CIRCUIT, PULSE WIDTH ADDING CIRCUIT AND LASER PRINTING ENGINE例文帳に追加

遅延回路、遅延制御回路、ＶＣＯ回路、ディレーチェーン回路、パルス幅付加回路、レーザ印画エンジン - 特許庁

MULTIPLE SCAN CHAIN CIRCUIT WITH PIN SHARING, ITS TEST METHOD, AND SCAN VECTOR LOADING METHOD例文帳に追加

ピン共有を用いた多重スキャンチェーン回路及びテスト方法並びにスキャンベクトルローディング方法 - 特許庁

The time-to-digital converter includes a first delay chain circuit that generates a first value corresponding to a time delay between a start signal and a stop signal.例文帳に追加

時間デジタル変換器は、開始信号と停止信号との間の遅延時間に対応する第１の値を生成する第１遅延列回路を備える。 - 特許庁

The scan chain circuit (20) takes in test data (S1-1, 2, ...) contained in scan-in data (SI) to perform scan test.例文帳に追加

スキャンチェーン回路（２０）は、スキャンインデータ（ＳＩ）に含まれるテストデータ（Ｓ１−１，２…）を取り込んでスキャンテストを行う。 - 特許庁

The semiconductor integrated circuit of the invention includes a scan chain circuit (20) and outcome evaluation circuits (30/31, 40, and 50).例文帳に追加

半導体集積回路は、スキャンチェーン回路（２０）と、結果評価回路（３０／３１，４０，５０）とを具備する。 - 特許庁

To provide a multiple scan chain circuit which prevents increase in the number of pins, and shortens test execution time.例文帳に追加

ピン数の増加をなくし、かつテスト実施時間を短縮できる多重スキャンチェーン回路を提供する。 - 特許庁

Each display device constituting the multi-display system has a signal input circuit, a pixel conversion circuit, a display section, the daisy chain circuit and a digital signal output circuit.例文帳に追加

マルチディスプレイシステムを構成する各ディスプレイ装置は、信号入力回路、画素変換回路、ディスプレイ部、デイジーチェイン回路、及びディジタル信号出力回路を持つ。 - 特許庁

To provide a multiscreen display device capable of performing daisy chain connection of video display devices without restrictions, in a small circuit scale, with a simple configuration, and a daisy chain circuit for use in the multiscreen display device.例文帳に追加

回路規模を小さくかつ簡単な構成で、映像表示装置を無制限にデイジーチェーン接続することができるマルチスクリーン表示装置及びこれに用いるデイジーチェーン回路を提供する。 - 特許庁

The time-to-digital converter also includes at least one second delay chain circuit that generates a second value corresponding to a time delay between a delayed start signal and the stop signal.例文帳に追加

時間デジタル変換器は、また、遅延開始信号と停止信号との間の遅延時間に対応する第２の値を生成する少なくとも一つの第２遅延列回路を備える。 - 特許庁

To provide a system of wireless detection used in a medical system in order to solve a limited radio coverage, decline of chain circuit quality and a complicated process of managing a plurality of wireless detectors.例文帳に追加

有限的な無線範囲、チェーンサーキット品質の低下及び複数の無線検出器管理の複雑なプロセスを解決するために、医療システムに用いられる無線検出のシステムを提供する。 - 特許庁

To shorten a test data input time and a test result output time to quicken a scanning test, as to a scanning chain circuit used in a scanning test for a semiconductor integrated circuit.例文帳に追加

半導体集積回路のスキャンテスト時に用いるスキャンチェーン回路に関し、テストデータ入力時間及びテスト結果出力時間を短縮し、スキャンテストの高速化を図ることができるようにする。 - 特許庁

For example, an F/F (frip-frop) chain circuit 21 for a SCAN test to activate the critical path 12 in the combination circuit 11 is configured by using SCAN F/F (frip-frop for scan test) (1) 21a to SCAN F/F (5) 21e having MUXs 22a-22e.例文帳に追加

たとえば、組み合わせ回路１１のクリティカルパス１２を活性化させるためのＳＣＡＮテスト用Ｆ／Ｆチェーン回路２１を、ＭＵＸ２２ａ〜２２ｅ付きのＳＣＡＮ Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ Ｆ／Ｆ（５）２１ｅを用いて構成する。 - 特許庁

Besides, the receiving chain circuit for coupling the output of an RF signal source to the input of a first RF circuit in a first operating mode and to the input of a second RF circuit in a second operating mode by means of a switchable impedance device capable is disclosed as well.例文帳に追加

また、RF信号源の出力を切り替え可能インピーダンス装置により、第1動作モードでは第1RF回路の入力へ、第2動作モードでは第2RF回路の入力へ結合する受信チェーン回路も開示される。 - 特許庁

A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加

スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁

The semiconductor device has a scan chain circuit 1 for inputting and outputting a data to/from the internal circuit 500, and a quick clock generator 300 for generating a launching clock signal LAUNCH CLK for launching the data to the internal circuit 500, and a capturing clock signal CAPTURE CLK for capturing the data from the internal circuit 500.例文帳に追加

半導体装置は、内部回路５００に対してデータの入出力を行うスキャンチェーン回路１と、内部回路５００にデータを送り込ませる送り込みクロック信号LAUNCH CLKおよび内部回路５００からデータを取り込む取り込みクロック信号CAPTURE CLKを生成する高速クロック生成装置３００とを有する。 - 特許庁