「半導体領域」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Ｐ型半導体領域１とＮ型半導体領域２とＮ^＋型半導体領域３とを有する半導体基板４にトレンチ１２を設ける。例文帳に追加

A trench 12 is formed to a semiconductor substrate 4 with a p-type semiconductor region 1, an n-type semiconductor region 2 and an n^+-type semiconductor region 3. - 特許庁

この半導体装置では、第２半導体領域、第３半導体領域及び第４半導体領域がそれぞれ離間され、第２半導体領域及び第３半導体領域に第１電極が接続されている。例文帳に追加

In the semiconductor device, the second semiconductor region, the third semiconductor region and the fourth semiconductor region are arranged at a distance from one another and a first electrode is connected to the second semiconductor region and the third semiconductor region. - 特許庁

半導体装置は、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域、ゲート領域、ゲート絶縁膜及び電界緩和領域を備える。例文帳に追加

A semiconductor device comprises a first semiconductor region, second semiconductor regions, third semiconductor regions, fourth semiconductor regions, gate regions, gate insulating films, and electric-field relaxation regions. - 特許庁

第１導電型の領域は、第１の半導体領域と複数の第２の半導体領域とを有する。例文帳に追加

The first-conductivity-type region has a first semiconductor region and a plurality of second semiconductor regions. - 特許庁

ゲート領域は、第２半導体領域、第３半導体領域及び第４半導体領域を第２方向に貫通するトレンチ内に設けられる。例文帳に追加

Each of the gate regions is provided in a trench penetrating through the second semiconductor region, the third semiconductor region, and the fourth semiconductor region in a second direction. - 特許庁

ｎ型半導体領域１２は、ｎ- 半導体領域１２ａ、ｎバッファ領域１２ｂ、ｎ^+ 半導体領域１２ｃから構成される。例文帳に追加

The n-type semiconductor region 12 is constituted of an n^- semiconductor region 12a, an n buffer region 12b, and an n^+ semiconductor region 12c. - 特許庁

第一の半導体端子領域及び半導体接触領域１４３に第一型半導体を、第二の半導体端子領域及び半導体接触領域に第二型半導体を印刷してダイオードを形成する。例文帳に追加

A first semiconductor is printed in the first semiconductor terminal area and the semiconductor contract area 143, and a second semiconductor is printed in the second semiconductor terminal area and the semiconductor contact area so that a diode can be formed. - 特許庁

本発明の縦型半導体装置２は、半導体装置２の表面側から、第１半導体領域１０、第２半導体領域１２、第３半導体領域１６、第４半導体領域１８の順に積層されている。例文帳に追加

This vertical semiconductor device 2 is obtained by laminating a first semiconductor region 10, a second semiconductor area 12, a third semiconductor region 16 and a fourth semiconductor region 18 from the side of the front surface of the device 2. - 特許庁

または、第１の半導体領域と第２の半導体領域との間に、第１の半導体領域側から第２の半導体領域側に向けて不純物濃度を漸次低下させた中間半導体領域を設ける。例文帳に追加

Or, an intermediate region which is gradually decreased in impurity concentration starting from the first semiconductor region toward the second semiconductor region is provided between the first semiconductor region and the second semiconductor region. - 特許庁

本発明の半導体装置１０は、第１半導体領域１４と第２半導体領域１６と第３半導体領域３２と第４半導体領域３４とトレンチゲート３６と内部絶縁体領域３０を有する。例文帳に追加

The semiconductor device 10 comprises: a first semiconductor region 14; a second semiconductor region 16; a third semiconductor region 32; a fourth semiconductor region 34; a trench gate 36; and an internal insulator region 30. - 特許庁

半導体装置２には、同一の半導体基板４に縦型半導体素子領域６と横型半導体素子領域８が形成されている。例文帳に追加

In a semiconductor device 2, a vertical semiconductor element region 6 and a lateral semiconductor element region 8 are formed on the same semiconductor substrate 4. - 特許庁

また半導体素子となる領域には半導体層１０４を成膜する。例文帳に追加

A semiconductor layer 104 is film formed on an area to be a semiconductor element. - 特許庁

半導体基体５１上に形成された第１導電型の第１半導体領域と、第１半導体領域の表面に形成されている第２導電型の第２半導体領域、第３半導体領域及び第４半導体領域を備える半導体装置を構成する。例文帳に追加

A semiconductor device comprises: a first semiconductor region having a first conductivity type formed on a semiconductor substrate 51; and a second semiconductor region, a third semiconductor region and a fourth semiconductor region each having a second conductivity type and formed on a surface of the first semiconductor region. - 特許庁

半導体基体２０は、Ｐ型半導体基板１１と、絶縁膜１２と、絶縁膜１２上に形成されたＮ^−型半導体領域１３と、Ｎ^＋型半導体領域１４と、Ｎ^−型半導体領域１３を介してＮ^＋型半導体領域１４と対向するＰ^＋型半導体領域１５とを有する。例文帳に追加

The semiconductor substrate 20 has a p-type semiconductor substrate 11, an insulation film 12, an n^--type semiconductor region 13 formed on the film 12, an n^+-type semiconductor region 14, and a p^+-type semiconductor region 15 opposite to the n^+-type semiconductor region 14 through the n^--type semiconductor region 13. - 特許庁

半導体装置１は、半導体基板中に形成されたｎ型半導体領域４と、ｎ型半導体領域４よりも半導体基板の表面から深い位置に形成されたｐ型半導体領域３と、ｐ型半導体領域３の一部に形成された重金属捕獲領域５とを有する。例文帳に追加

The semiconductor device 1 comprises an n-type semiconductor region 4 formed in a semiconductor substrate, a p-type semiconductor region 3 formed in a position deeper than the region 4 from the surface of the semiconductor substrate, and a heavy-metal-capturing region 5 formed in a part of the region 3. - 特許庁

第１半導体領域１８と第４半導体領域３２は、半導体部１６の第１主面Ｍ１に隣接する領域を含む。例文帳に追加

The first semiconductor region 18 and the fourth semiconductor region 32 include such region as adjacent to a first main surface M1 of the semiconductor 16. - 特許庁

シリコン基板１０には、Ｎ^-型半導体領域１１、Ｐ型半導体領域１２およびＮ^+型半導体領域１３が形成されている。例文帳に追加

On a silicon substrate 10, an N^--type semiconductor region 11, a P-type semiconductor region 12, and an N^+-type semiconductor region 13 are formed. - 特許庁

各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。例文帳に追加

Each of the semiconductor devices can include an n-type semiconductor region, an n+ region in the n-type semiconductor region, a metal gate, and a gate insulator. - 特許庁

半導体基板２の上面の表面領域には第３の半導体領域９と第４の半導体領域１０とが形成されている。例文帳に追加

In the surface area on the upper part of the surface of the semiconductor board 2, a third semiconductor area 9 and a fourth semiconductor area 10 are formed. - 特許庁

ＧａＮ系半導体領域１３は、ＧａＮ系半導体領域１９を介してＧａＮ系半導体領域２１に電気的に接続される。例文帳に追加

The GaN-based semiconductor region 13 is electrically connected to the GaN-based semiconductor region 21 via the GaN-based semiconductor region 19. - 特許庁

第１半導体領域１０と第３半導体領域１６は同じ導電型であり、それに対して、第２半導体領域１２は反対の導電型である。例文帳に追加

The first semiconductor region 10 and the third semiconductor region 16 are the same conductive type. - 特許庁

ＧａＮ系半導体領域２１は、ＧａＮ系半導体領域１７およびＧａＮ系半導体領域１９上に設けられる。例文帳に追加

A GaN-based semiconductor region 21 is provided on the GaN-based semiconductor regions 17, 19. - 特許庁

第４の半導体領域と第６の半導体領域とは、半導体基板２の上方から見た状態で、重畳する重畳領域１３を有している。例文帳に追加

The forth and sixth semiconductor areas 10, 12 have a common overlapping area 13 in the top view of the semiconductor board 2. - 特許庁

更に、第１の半導体領域と第２の半導体領域の下部に信号電荷に対して障壁となる第３の半導体領域を有する。例文帳に追加

Furthermore, a third semiconductor region which serves as a barrier against signal charges is provided, at the lower parts of the first semiconductor region and the second semiconductor region. - 特許庁

半導体装置１００に、半導体基板１０と、半導体基板の表層の一部に形成されている第１半導体領域４と、第１半導体領域をループ状に囲んでいる第２半導体領域６が形成されている。例文帳に追加

The semiconductor device 100 includes a semiconductor substrate 10, a first semiconductor region 4 formed at a portion of a surface layer of the semiconductor substrate, and a second semiconductor region 6 enclosing the first semiconductor region in the loop shape. - 特許庁

複合半導体装置はシリコン半導体基板（１）と主半導体領域（２）とを有する。例文帳に追加

The composite semiconductor device includes a silicon semiconductor substrate (1) and a main semiconductor region (2). - 特許庁

第１の半導体領域１１ａと第１の半導体領域よりも外側の第２の半導体領域１１ｂとを有する半導体基板１１と、半導体基板を貫通し、第１の半導体領域によって囲まれた導電プラグ１２と、半導体基板を貫通し、第１の半導体領域を囲むとともに第２の半導体領域によって囲まれた絶縁領域１３ｂとを備える。例文帳に追加

The LSI comprises: a semiconductor substrate 11 having a first semiconductor region 11a and a second semiconductor region 11b outside the first semiconductor region 11a; a conductive plug 12 that penetrates the semiconductor substrate and is surrounded by the first semiconductor region; and an insulating region 13b that penetrates the semiconductor substrate, surrounds the first semiconductor region, and is surrounded by the second semiconductor region. - 特許庁

ｉ型半導体領域２３はｎ型半導体領域２１とｐ型半導体領域２２との間に設けられており、ｉ型半導体領域２３のバンドギャップは、ｎ型半導体領域２１のバンドギャップ及びｐ型半導体領域２２のバンドギャップより小さい。例文帳に追加

The i-type semiconductor region 23 is attached between the n-type semiconductor region 21 and the p-type semiconductor region 22, and a bandgap of the i-type semiconductor region 23 is smaller than that of each of the n-type semiconductor region 21 and the p-type semiconductor region 22. - 特許庁

ｎ+型半導体領域１４Ａとｎ+型半導体領域１４Ｃとの間の半導体基板１１には、ｎ+型半導体領域より電気抵抗が高いｎ-型半導体領域１４Ｂが形成されている。例文帳に追加

On the semiconductor substrate 11 between the n^+-type semiconductor region 14A and the n^+-type semiconductor region 14C, an n^--type semiconductor region 14B is formed whose electric resistance is higher than that of the n^+-type semiconductor region. - 特許庁

半導体素子は、ヒューズ領域及びキャパシタ領域を有する半導体基板を含む。例文帳に追加

The semiconductor device includes a semiconductor substrate having a fuse area and a capacitor area. - 特許庁

半導体構造は、絶縁領域の上に第２の半導体領域をさらに含む。例文帳に追加

The semiconductor structure further includes a second semiconductor region on top of the insulating region. - 特許庁

ＩＧＢＴ領域とダイオード領域が形成されている半導体基板を有する半導体装置。例文帳に追加

The semiconductor device has the semiconductor substrate where an IGBT region and a diode region are formed. - 特許庁

第１半導体領域及び第２半導体領域は、シリコンで形成される。例文帳に追加

The first semiconductor region and the second semiconductor region are formed of silicon. - 特許庁

ｎ＋領域およびｎ型半導体領域は、第二の端子を半導体装置に対して形成し得る。例文帳に追加

The n+ region and the n-type semiconductor region can form a second terminal in the semiconductor device. - 特許庁

Ｐ^+ 拡散領域とＮ^+ 拡散領域を備えた半導体装置をバルク半導体基板に形成する。例文帳に追加

A semiconductor device, comprising a P^+ diffusion region and N^+ diffusion region, is formed on the bulk semiconductor substrate. - 特許庁

半導体材料の２つの領域間に界面領域を形成する方法および半導体装置例文帳に追加

METHOD OF FORMING INTERFACE REGION BETWEEN TWO SEMICONDUCTOR MATERIAL REGIONS, AND SEMICONDUCTOR DEVICE - 特許庁

半導体領域１０の加工のために、半導体領域１０に第１及び第２のエッチングを施す。例文帳に追加

First and second etching steps are performed on the semiconductor region 10 for processing the semiconductor region. - 特許庁

第１半導体領域の不純物濃度が、第２半導体領域の不純物濃度よりも高い。例文帳に追加

An impurity density of the first semiconductor region is higher than an impurity density of the second semiconductor region. - 特許庁

第１導電型半導体領域３は、ＧａＡｓ半導体領域上に設けられている。例文帳に追加

A first conductive semiconductor region 3 is provided on a GaAs semiconductor region. - 特許庁

また、ｎ^+型半導体領域１７Ｅとｐ^+型半導体領域１８Ｆとを離間して形成する。例文帳に追加

The n+ type semiconductor region 17E is formed separated from the p+ type semiconductor region 18F. - 特許庁

第２導電型半導体領域７は、第１導電型半導体領域３上に設けられる。例文帳に追加

The second conductivity type semiconductor region 7 is provided on the first conductivity type semiconductor region 3. - 特許庁

チャネル領域１０９と半導体基板１０１とが半導体領域１１０ａ，１１０ｂ；１１１ａ，１１１ｂを介して連なっている。例文帳に追加

Then, the channel region 109 and the semiconductor substrate 101 ranges via the semiconductor regions 110a, 110b and 111a, 111b. - 特許庁

第２導電型半導体領域２９は半導体領域１３の側面１３ｂに現れている。例文帳に追加

The second conductivity type semiconductor region 29 appears in the side surface 13b of the semiconductor region 13. - 特許庁

半導体基板２の下面の表面領域には、第６の半導体領域１２が形成されている。例文帳に追加

In the surface area on the lower part of the surface of the semiconductor board 2, a sixth semiconductor area 12 is formed. - 特許庁

第２半導体領域１０は、第１半導体領域８上に設けられている。例文帳に追加

The second semiconductor region 10 is disposed on the first semiconductor region 8. - 特許庁