「DMOS」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To prevent a dielectric breakdown voltage BVDS between a source and a drain of a DMOS transistor from being lowered owing to occurrence of dielectric breakdown in a part of a high-concentration N-type drift layer 5 formed in an active region 14 in the vicinity of a field oxide film corner part 19 surrounding an end E in a gate width direction.例文帳に追加

ゲート幅方向端部Ｅを取り囲むフィールド酸化膜コーナー部１９近傍の活性領域１４に形成された、高濃度Ｎ型ドリフト層５の部分で絶縁破壊することにより、ＤＭＯＳトランジスタのソース・ドレイン間絶縁破壊電圧ＢＶＤＳが低下することを防止する。 - 特許庁

A DMOS (double diffused metal oxide semiconductor) transistor 23 and the pn junction diode 22a are formed on one SOI layer 13b surrounded by trench separation 15 in a shape that they are insulated electrically by a p-type diffusion layer 20 formed in a state of being levitated electrically on the SOI layer 13b surrounded by the trench separation 15.例文帳に追加

トレンチ分離１５で囲まれた１つのＳＯＩ層１３ｂには、ＤＭＯＳトランジスタ２３と温度検出用ＰＮ接合ダイオード２２ａとが、電気的に浮いた状態で形成されるＰ型拡散層２０によって電気的に絶縁される形で形成されている。 - 特許庁

This DMOS device includes: a high-voltage transistor region and a low-voltage transistor region; a drift diffused region formed in the high-voltage transistor region; and a well region formed in the low-voltage transistor region, wherein the drift diffused region and the well region have substantially the same depth.例文帳に追加

高電圧トランジスタ領域及び低電圧トランジスタ領域と、前記高電圧トランジスタ領域に形成されたドリフト拡散領域と、前記低電圧トランジスタ領域に形成されたウェル領域と、を含み、前記ドリフト拡散領域と前記ウェル領域が同一の深さを有することを特徴とするＤＭＯＳ素子を構成する。 - 特許庁

An n-type channel diffusion layer 24, a p-type high density diffusion layer 26 for a source, an n-type high density diffusion layer 28, a gate oxide film 30, and a gate electrode 32 which constitute a p-channel DMOS transistor are formed in an area different from the CMOS formation area of the p-type low density epitaxial growth layer 4.例文帳に追加

Ｐ型低濃度エピタキシャル成長層４のＣＭＯＳ形成領域とは異なる領域に、ＰｃｈＤＭＯＳトランジスタを構成する、Ｎ型チャネル拡散層２４、ソース用のＰ型高濃度拡散層２６、Ｎ型高濃度拡散層２８、ゲート酸化膜３０及びゲート電極３２が形成されている。 - 特許庁

The semiconductor device has such an element integrated structure that a Zener diode (protection element) 2 for gate electrode protection against an overvoltage is connected to a DMOS transistor 1 in one element region E2 on one semiconductor substrate structure (P-type semiconductor substrate 10 having an epitaxial layer 11).例文帳に追加

この半導体装置は、一半導体基板構造（エピタキシャル層１１を有するＰ型半導体基板１０）上で過電圧に対するゲート電極保護のためのツェナダイオード（保護素子）２が一つの素子領域Ｅ２においてＤＭＯＳトランジスタ１に接続されて構成された素子一体化構造となっている。 - 特許庁

The DMOS transistor is provided with a p-type diffusion region 3 formed on the first main surface, an n^+ diffusion region 5 formed on the first main surface within the p-type diffusion region 3, and a gate electrode 6 facing the p-type diffusion region 3 held between the n^+ diffusion region 5 and an n^- layer 1 through a gate insulation layer 12.例文帳に追加

このＤＭＯＳトランジスタは、第１主面に形成されたｐ型拡散領域３と、ｐ型拡散領域３内の第１主面に形成されたｎ^+拡散領域５と、ｎ^+拡散領域５とｎ^-層１との間に挟まれるｐ型拡散領域３にゲート絶縁層１２を介在して対向するゲート電極６とを有している。 - 特許庁

The ESD protection circuit 8 of the configuration efficiently protects a circuit to be protected by absorbing current noise, when the circuit to be protected is operated by the transistor 12, including the DMOS to prevent malfunctions due to latchup of the current noise and operating the IGBT (the transistor 13) of high-current absorption capacity by the thyristor effect with respect to a larger current during ESD.例文帳に追加

この構成のＥＳＤ保護回路８は、被保護回路動作時の電流ノイズに対しては、ＤＭＯＳからなるトランジスタ１２によって該電流ノイズを吸収させて、ラッチアップによる誤動作を防止し、より大きなＥＳＤ時の電流に対してはサイリスタ効果により電流吸収能力の高いＩＧＢＴ（トランジスタ１３）を並列動作させることで効率よく、被保護回路を保護する。 - 特許庁