「Delay Line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

OPTICAL VARIABLE DELAY LINE例文帳に追加

光可変遅延線 - 特許庁

HIGH FREQUENCY DELAY LINE例文帳に追加

高周波遅延線 - 特許庁

LINE DELAY GENERATION CIRCUIT例文帳に追加

ライン遅延生成回路 - 特許庁

DELAY LINE AND SIGNAL DELAY METHOD例文帳に追加

遅延線および信号遅延方法 - 特許庁

TUNABLE DELAY LINE例文帳に追加

調整可能な遅延線 - 特許庁

VARIABLE OPTICAL DELAY LINE ARRAY例文帳に追加

可変光遅延線アレイ - 特許庁

METHOD FOR MOUNTING DELAY LINE例文帳に追加

遅延線の実装方法 - 特許庁

VARIABLE OPTICAL DELAY LINE APPARATUS例文帳に追加

可変光ディレイライン装置 - 特許庁

DELAY LINE CONTROL CIRCUIT FOR DELAY LOCKED LOOP例文帳に追加

遅延同期ループの遅延ライン制御回路 - 特許庁

To reduce loss in a delay line and to miniaturize the delay line.例文帳に追加

ディレイラインの低損失及び小型化を共に達成させる。 - 特許庁

DELAY LINE CIRCUIT FOR CLOCK SHIFT例文帳に追加

クロックシフト用遅延ライン回路 - 特許庁

ADJUSTABLE DELAY CELL AND DELAY LINE INCLUDING SAME例文帳に追加

調整可能なディレイセル及びこれを含むディレイライン - 特許庁

DELAY LINE TEST METHOD AND CIRCUIT例文帳に追加

遅延ラインテスト方法および回路 - 特許庁

DELAY LOCK CIRCUIT HAVING SINGLE DELAY LINE AND MINIATURIZED DELAY CELL例文帳に追加

単一ディレイ線及び最小化工作ディレイセルを有するディレイロック回路 - 特許庁

FREQUENCY RANGE TRIMMING FOR DELAY LINE例文帳に追加

遅延線用の周波数レンジトリミング - 特許庁

A delay line (702) includes a clock input, a delay line output, and a delay line bias input.例文帳に追加

遅延線（７０２）はクロック入力端と、遅延線出力端と、遅延線バイアス入力端とを有している。 - 特許庁

PHASE DELAY LINE FOR COLINEAR ARRAY ANTENNA例文帳に追加

コリニアアレイアンテナ用の位相遅延線路 - 特許庁

SURFACE ACOUSTIC WAVE DISTRIBUTED DELAY LINE例文帳に追加

弾性表面波分散型遅延線 - 特許庁

To provide a delay line control circuit for a delay locked loop.例文帳に追加

遅延同期ループの遅延ライン制御回路を提供する。 - 特許庁

A one-line delay element 2 receives a line delay output 15 and delays the portions of one line of pixels to output a line delay output 16.例文帳に追加

１ライン遅延素子２はライン遅延出力１５を入力し、画素１ライン分を遅延しライン遅延出力１６を出力する。 - 特許庁

The first delay line and the second delay line each have an output terminal.例文帳に追加

第１の遅延ラインおよび第２の遅延ラインは各々、出力端子を有する。 - 特許庁

ELECTROOPTICAL DELAY LINE FREQUENCY DISCRIMINATOR例文帳に追加

電気光学遅延線周波数弁別器 - 特許庁

The line 30 and the line 40 have the same delay quantity.例文帳に追加

データ線30，ソースクロック線40は、同じ遅延量を有する。 - 特許庁

A delay line circuit includes an adjustable delay cell and a plurality of set delay cells.例文帳に追加

ディレイライン回路は、調整可能なディレイセル及び複数の固定ディレイセルを含む。 - 特許庁

VARIABLE DIFFERENCE TIME DELAY LINE AND GROUP DELAY TIME DIFFERENCE CORRECTING DEVICE例文帳に追加

可変差分時間遅延ラインおよび群遅延時間差補正装置 - 特許庁

VARIABLE OPTICAL DELAY LINE FOR MICRO ELECTRONIC MACHINE例文帳に追加

マイクロ電子機械可変光学遅延線 - 特許庁

OPTICAL DELAY LINE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

光遅延線およびその製造方法 - 特許庁

A delay line 10A has a first delay circuit 12 and a second delay circuit 14.例文帳に追加

遅延線１０Ａは、第１の遅延回路１２と第２の遅延回路１４とを有する。 - 特許庁

The delay line circuit includes a plurality of delay circuits each having a variable unit amount of delay.例文帳に追加

遅延線回路は、変更可能な単位遅延量を備える遅延回路を複数含む。 - 特許庁

The compensation circuit includes two delay lines, each delay line providing a delay output.例文帳に追加

補償回路は２つの遅延線を含んでおり、各遅延線が遅延出力を供給する。 - 特許庁

DELAY LINE ELECTROMAGNETIC WAVE FREQUENCY SELECTION FILTER例文帳に追加

遅延線型電磁波周波数選択フィルタ - 特許庁

A clock delay 22 is provided on a dot clock line.例文帳に追加

ドットクロックラインにクロックディレイ２２を設ける。 - 特許庁

ASYNCHRONOUS DELAY LINE AND ASYNCHRONOUS CIRCUIT例文帳に追加

非対称遅延線および非同期式回路 - 特許庁

To eliminate the need for a calibration delay line for calibrating delay amount on a delay line, and to eliminate variation in calibration.例文帳に追加

ディレイラインについての遅延量校正のために校正用ディレイラインを不要とし、また校正のバラツキをなくす。 - 特許庁

DELAY CELL OF VOLTAGE CONTROLLED DELAY LINE USING DIGITAL AND ANALOG CONTROL SCHEME例文帳に追加

デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル - 特許庁

To provide a digital delay line in which jitter characteristics are improved and the area for the delay line can be reduced by one-half in comparison to the existing digital delay line.例文帳に追加

ジッタ特性を改善し、かつ、面積を従来の略1／２に低減することができるディジタル遅延ラインを提供すること。 - 特許庁

DELAY LINE UNIT FOR DELAY LOCKED LOOP CIRCUIT AND METHOD OF LOCKING CLOCK SIGNAL DELAY IN DELAY LOCKED LOOP CIRCUIT例文帳に追加

遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 - 特許庁

Delay line circuits include a plurality of delay cells connected in series.例文帳に追加

遅延ライン回路は、直列に連結される複数の遅延セルを備える。 - 特許庁

Since no error in the delay time of each delay line is accumulated, the accuracy is improved, and the insertion loss of the delay line becomes one half.例文帳に追加

各遅延線の遅延時間誤差が累積されないため精度が向上し、遅延線挿入損失も１／２になる。 - 特許庁

The delay line may be included in a delay-locked loop so as to match the period of the delay elements (101).例文帳に追加

遅延ラインは、遅延素子（１０１）の周期に一致するように遅延ロックループに含まれてもよい。 - 特許庁

The delay line comprises many unit delay devices connected in series and delay an external clock signal.例文帳に追加

遅延ラインは直列連結された多数の単位遅延器を含み、外部クロック信号を遅延させる。 - 特許庁

A delay lock loop circuit includes a phase change circuit, a delay line circuit and delay control circuit.例文帳に追加

遅延ロックループ回路は、位相変更回路と、遅延線回路と、遅延制御回路とを具備する。 - 特許庁

To prevent jitter due to delay of transmission line.例文帳に追加

伝送路の遅延によるジッタを防止すること。 - 特許庁

The state of the delay line is acquired, by inputting data transition to the delay line and by capturing the value of the delay line into a register by a capture clock.例文帳に追加

このディレイラインにデータ遷移を入力し、キャプチャクロックによりディレイラインの値をレジスタに取り込むことにより、ディレイラインの状態を取得する。 - 特許庁

DELAY LINE OF HIGH-FREQUENCY SUBSTRATE CIRCUIT AND METHOD OF MANUFACTURING DELAY LINE OF HIGH-FREQUENCY SUBSTRATE CIRCUIT例文帳に追加

高周波基板回路の遅延線路及び高周波基板回路の遅延線路の製造方法 - 特許庁