「Fermi-level」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In readout operation, electrons are made to flow from the first ferromagnetic layer to the second ferromagnetic layer, and a ferromagnetic body used for the first ferromagnetic layer has two minority spin bands on a high-energy side and a low-energy side and a Fermi level on an energy side higher than the center of the gap of the two minority spin bands.例文帳に追加

読み出し動作時に第１強磁性層から第２強磁性層へ電子を流し、かつ、第１強磁性層に用いる強磁性体は、高エネルギー側と低エネルギー側に二つのマイノリティースピンバンドを有し、二つのマイノリティースピンバンドのギャップの中央よりも高エネルギー側にフェルミ準位を有する。 - 特許庁

An external electron system which is the electric connection destination of each first electronic region 10 in a connection state is configured such that the electronic energy level of the excitation subband of each of the plurality of first electronic regions 10 in a shut-off state becomes sufficiently higher than a Fermi level in each second electronic region 20 facing each first electronic region 10 in a conduction channel 120.例文帳に追加

遮断状態における複数の第１電子領域１０のそれぞれの励起サブバンドの電子エネルギーレベルが、伝導チャネル１２０において第１電子領域１０のそれぞれに対向する第２電子領域２０のそれぞれにおけるフェルミ準位よりも十分に高くなるように、接続状態における第１電子領域１０のそれぞれの電気的な接続先である外部電子系が構成されている。 - 特許庁

To provide a semiconductor device with a MOS structure capable of solving problems such as fermi-level pinning, gate electrode depletion, and diffusion phenomena; and capable of appropriately adjusting (controlling) a threshold voltage by using a material suitable for respective gate electrodes of the MOS structure with different threshold voltages by a more simplified manufacturing process.例文帳に追加

本発明は、フェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決することができ、より簡略化した製造プロセスにより、閾値電圧が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値電圧を適切に調整（制御）することができる、ＭＯＳ構造を有する半導体装置を提供する。 - 特許庁

A p-type ohmic electrode is provided with an Se layer to maximally lower a barrier Φb of an Se Fermi level Ef and a wide band gap p-type semiconductor valence, so that the wide band gap p-type semiconductor can have an ohmic contact with a resistance far lower than that of a conventional ohmic electrode provided with a metal layer having a high work function.例文帳に追加

ｐ型オーミック電極にＳｅ層を有することにより、ＳｅのフェルミレベルＥｆとワイドバンドギャップｐ型半導体の価電子帯との障壁Φｂが最も低い構成となり、ワイドバンドギャップのｐ型半導体に従来の高い仕事関数を有する金属層を設けたものよりもはるかに低い抵抗を有するオーミックコンタクトを実現することが可能となる。 - 特許庁

In a semiconductor device having MIS structure where an electrode is formed on a silicon substrate through an insulating layer, the insulating layer is formed by stacking a Si3N4 film 2 whose band gap for reducing tunnel current by thermally excited electrons is not less than 4.5 eV, and a TiO2 film 3 whose permittivity for reducing tunnel current from the vicinity of a Fermi level is not less than 30.例文帳に追加

シリコン基板上に絶縁層を介して電極を形成したＭＩＳ構造を有する半導体装置において、絶縁層は、熱励起した電子によるトンネル電流を低くするバンドギャップが４．５ｅＶ以上のＳｉ_3 Ｎ_4 膜２と、フェルミ準位近傍からのトンネル電流を低くする誘電率３０以上のＴｉＯ_2 膜３とを積層した構造からなる。 - 特許庁

To provide a semiconductor element that can naturally implement a cut-off state of a transistor and increase driving current by selecting the Fermi level of a source region so that the Schottky barrier can be substantially reduced with suppressing the generation of a depletion layer in the neighborhood of the interface with a metal region in a semiconductor region, and a semiconductor element structure having the semiconductor element.例文帳に追加

本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。 - 特許庁

To use a metal gate electrode to prevent depletion of majority carriers and Fermi level pinning which will occur in a gate electrode made by using polysilicon or silicide, and to easily form the metal gate electrode for an n-type MOSFET and for a p-type MOSFET separately by a simple process, in manufacturing a semiconductor device including the n-type MOSFET and the p-type MOSFET.例文帳に追加

半導体装置の製造方法に関し、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを含む半導体装置を作製する場合、ポリシリコンもしくはシリサイドを用いたゲート電極で発生する空乏化やフェルミレベルピンニングを抑止する為、メタルゲート電極を用い、しかも、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの各メタルゲート電極を簡単な工程で、且つ、容易に作り分けることを可能にする。 - 特許庁