「MOS」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The high impedance control circuit is coupled between a gate and a drain of the first type second MOS transistor.例文帳に追加

第一の形式の第二のMOSトランジスタのゲートとドレインとの間に、ハイインピーダンス制御回路を結合する。 - 特許庁

VARIABLE THRESHOLD GENERATION METHOD FOR NEURON MOS CIRCUIT AND THE NEURON MOS CIRCUIT USING THE METHOD例文帳に追加

ニューロンＭＯＳ回路における可変閾値生成方法およびその方法を用いたニューロンＭＯＳ回路 - 特許庁

Someplace over on the other side of mos eisley, I think.例文帳に追加

たしかモス・アイズリーの 向こう側だったと思うが・・・ - 映画・海外ドラマ英語字幕翻訳辞書

A short circuit unit 23 short circuits the gate circuit of the MOS-FET, when the MOS-FET switching unit 21 is at off operation.例文帳に追加

短絡部２３はＭＯＳ・ＦＥＴスイッチ部２１のオフ動作時にこのゲート回路を短絡する。 - 特許庁

POWER MOS CIRCUIT, AND ELECTRONIC EQUIPMENT EQUIPPED WITH SAME例文帳に追加

パワーＭＯＳ回路およびそれを備えた電子機器 - 特許庁

GATE AND CMOS STRUCTURE AND MOS STRUCTURE例文帳に追加

ゲートならびにＣＭＯＳ構造およびＭＯＳ構造 - 特許庁

MOS RECTIFIER, METHOD OF DRIVING MOS RECTIFIER, MOTOR-GENERATOR, AND ELECTRIC VEHICLE USING IT例文帳に追加

ＭＯＳ整流装置，ＭＯＳ整流装置の駆動方法，電動発電機及びそれを用いた電動車両 - 特許庁

The solid-state image pickup device is provided with MOS transistors T2 for every pixel and also MOS transistors T3 for every row.例文帳に追加

各画素毎にＭＯＳトランジスタＴ２を設けるとともに、各行毎にＭＯＳトランジスタＴ３を設ける。 - 特許庁

The switch MOS transistors 47x, 47y are turned OFF in a standby state of the MOS logic circuit, and the switch MOS transistors 47x, 47y are turned ON in an operable state of the MOS logic circuit.例文帳に追加

ＭＯＳ論理回路のスタンバイ状態においてスイッチＭＯＳトランジスタ４７ｘ，４７ｙをオフ状態とし、ＭＯＳ論理回路の動作可能状態においてスイッチＭＯＳトランジスタ４７ｘ，４７ｙをオン状態とする。 - 特許庁

MEMORY REPAIR CIRCUIT UTILIZING ANTI-FUSE HAVING MOS STRUCTURE例文帳に追加

ＭＯＳ構造のアンチヒューズを利用したメモリリペア回路 - 特許庁

COMPLEMENTARY MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURE例文帳に追加

相補型ＭＯＳ半導体装置および製造方法 - 特許庁

MOS TRANSISTOR AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ＭＯＳトランジスタの製造方法及びＭＯＳトランジスタ - 特許庁

POWER TRENCH MOS GATE DEVICE AND ITS MANUFACTURE例文帳に追加

パワートレンチＭＯＳゲート装置およびその製造方法 - 特許庁

HIGH BREAKDOWN VOLTAGE MOS TRANSISTOR AND ITS MANUFACTURING METHOD例文帳に追加

高耐圧ＭＯＳトランジスタおよびその製造方法 - 特許庁

MANUFACTURING METHOD FOR SOI-MOS FIELD-EFFECT TRANSISTOR例文帳に追加

ＳＯＩ−ＭＯＳ電界効果トランジスタ製造方法 - 特許庁

MOS REFERENCE VOLTAGE CIRCUIT AND ITS MANUFACTURING METHOD例文帳に追加

ＭＯＳ基準電圧回路およびその製造方法 - 特許庁

SEMICONDUCTOR MODULE AND MOS SOLID-STATE IMAGING DEVICE例文帳に追加

半導体モジュール及びＭＯＳ型固体撮像装置 - 特許庁

HORIZONTAL POWER MOS TRANSISTOR AND MANUFACTURING METHOD THEREFOR例文帳に追加

横型パワーＭＯＳトランジスタおよびその製造方法 - 特許庁

COMPLEMENTARY MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

相補型ＭＯＳ半導体装置とその製造方法 - 特許庁

MOS (METAL-OXIDE-SEMICONDUCTOR) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

ＭＯＳ型半導体装置及びその製造方法 - 特許庁

MOS FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF例文帳に追加

ＭＯＳ電界効果トランジスタ及びその製造方法 - 特許庁

MOS TRANSISTOR AND MANUFACTURING METHOD OF THE SAME例文帳に追加

ＭＯＳトランジスタ及びＭＯＳトランジスタの製造方法 - 特許庁

MOS SOLID-STATE IMAGE PICKUP DEVICE AND METHOD FOR DRIVING THE SAME例文帳に追加

ＭＯＳ型固体撮像装置とその駆動方法 - 特許庁

MOS INTEGRATED CIRCUIT AND ELECTRONIC EQUIPMENT INCLUDING THE SAME例文帳に追加

ＭＯＳ集積回路、及びそれを備えた電子機器 - 特許庁

CIRCUIT SIMULATION METHOD FOR HIGH-WITHSTAND-VOLTAGE MOS TRANSISTOR例文帳に追加

高耐圧ＭＯＳトランジスタの回路シミュレーション方法 - 特許庁

MOS IMAGE FORMING DEVICE EXTENDING DYNAMIC RANGE例文帳に追加

ダイナミックレンジを拡大させるＭＯＳ画像形成装置 - 特許庁

The trench MOS device is formed in the active region.例文帳に追加

トレンチＭＯＳ素子は、活性領域に形成される。 - 特許庁

By inputting the drain voltage of the MOS transistor M5 and the input AC voltage signal Vin to the gate of an MOS transistor M4, the MOS transistor M4 serves as the AC voltage source of the MOS transistor M3.例文帳に追加

ＭＯＳトランジスタＭ４のゲートにＭＯＳトランジスタＭ５のドレイン電圧と入力交流電圧信号Ｖｉｎが入力されることにより、ＭＯＳトランジスタＭ４は、ＭＯＳトランジスタＭ３の交流電圧源となる。 - 特許庁

MOS CAPACITOR AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

ＭＯＳ型キャパシタ及び半導体集積回路装置 - 特許庁

MOS DEVICE RESISTANT TO IONIZING RADIATION例文帳に追加

電離放射線に対して耐性を示すＭＯＳデバイス - 特許庁

By this setup, an LV-MOS(low withstand voltage MOS transistor) manufacturing process can be applied to an HV-MOS, so that a semiconductor device equipped with an HV-MOS which is short in channel length and of high withstand voltage and mutual conductance can be realized.例文帳に追加

こうすることで、ＬＶ−ＭＯＳの製造プロセスがＨＶ−ＭＯＳにも適用でき、チャネル長の短い、高耐圧、高相互コンダクタンスのＨＶ−ＭＯＳを有する半導体装置とすることができる。 - 特許庁

To provide an LOCOS offset MOS transistor exhibiting high driving capability and stabilized characteristics while ensuring high breakdown voltage.例文帳に追加

高耐圧を確保し、且つ駆動能力の高い安定した特性をもつLOCOSオフセット型MOSトランジスタを提供する。 - 特許庁

To provide a semiconductor device provided with MOS transistors the electric characteristics of which are enhanced, and to provide a manufacturing method thereof.例文帳に追加

電気的特性の改善されたMOSトランジスタを備えた半導体装置とその製造方法を提供すること。 - 特許庁

Specifically, a MOS capacitor (diode (A) or triode (B)) is manufactured, and the CV characteristics of the MOS capacitor are obtained.例文帳に追加

具体的にはＭＯＳキャパシタ（ダイオード又はトライオード）を作製し、当該ＭＯＳキャパシタのＣＶ特性を取得する。 - 特許庁

Afterwards, the heavily-doped source/drain regions of the N-channel MOS and the P-channel MOS are formed and an MOS transistor in a high withstand voltage/LDD structure is formed.例文帳に追加

その後、ＮチャネルＭＯＳとＰチャネルＭＯＳとの高不純物濃度ソース・ドレイン領域を形成して、高耐圧・ＬＤＤ構造のＭＯＳトランジスタを形成する。 - 特許庁

After a channel is formed in this MOS transister TRW0, the MOS transistor TR2 is turned off selectively, and a gate of the MOS transistor TRW0 is made to be in a floating state.例文帳に追加

このＭＯＳトランジスタＴＲＷ０にチャネルを形成した後、ＭＯＳトランジスタＴＲ２を選択的にオフさせ、ＭＯＳトランジスタＴＲＷ０のゲートをフローティングにする。 - 特許庁

The power supply 5 corresponding to the threshold voltage is applied to a logic block 6 containing a MOS transistor in which logical signals 8a, 8b are input independently of each other to its gate and its body.例文帳に追加

閾値電圧に対応した電源５を、ゲートとボディにそれぞれ独立に論理信号8a、8bをMOSトランジスタ入力するMOSトランジスタを含む論理ブロック６に印加する。 - 特許庁

In an output circuit including N-channel MOS transistors M1, M2, M6 and P-channel MOS transistors M3, M4, M5, a MOS transistor M7 having drain and gate connected to a drain of the MOS transistor M2 and a gate of the transistor M5, respectively, and a sources connected to a drain of the MOS transistor M4.例文帳に追加

ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインとゲートがＭＯＳトランジスタＭ２のドレインおよびトランジスタＭ５のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されたＭＯＳトランジスタＭ７を設けた。 - 特許庁

After channel is formed in the MOS transistor TR2, a potential of a drain of the MOS transistor TR2 is raised.例文帳に追加

ＭＯＳトランジスタＴＲ２にチャネルを形成した後、ＭＯＳトランジスタＴＲ２のドレインの電位を上昇させる。 - 特許庁

During normal operation, MOS type FETs 14, 15 are turned on and off by synchronization with the switching of MOS-type FET 2.例文帳に追加

通常の動作時には、ＭＯＳ型ＦＥＴ２のスイッチングに同期して、ＭＯＳ型ＦＥＴ14，15をオン，オフさせる。 - 特許庁

At detection of abnormalities, the gate intercepting MOS 4 is set to ON state, and the MOS structure goes to OFF state.例文帳に追加

異常検出時には、ゲート遮断ＭＯＳ４はオン状態であり、前記ＭＯＳ構造がオフ状態となる。 - 特許庁

Substrates of P-channel MOS transistors PT1-PT3 are connected to the gate of the P-channel MOS transistor PT1.例文帳に追加

ＰチャネルＭＯＳトランジスタＰＴ１−ＰＴ３の基板は、ＰチャネルＭＯＳトランジスタＰＴ１のゲートに接続される。 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

The switching speed of the MOS-FET is higher than that of the thermal permanent current switch 20, and the resistance value of the MOS-FET drops when the MOS-FET is parallelized or cooled.例文帳に追加

ＭＯＳ−ＦＥＴは、熱式永久電流スイッチ２０よりもスイッチング速度が速く、かつ、並列化されたり冷却されたりすると抵抗値が低下する。 - 特許庁

To keep a size balance between a p-channel MOS transistor and an n-channel MOS transistor in a CMOS device.例文帳に追加

ＣＭＯＳ装置において、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの大きさを平衡させる。 - 特許庁