「P- type」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

The P-type second low-concentration diffusion region 9 is formed by implanting N-type impurity ions for forming the N-type low-concentration diffusion region 11 and P-type impurity ions for forming the P-type low-concentration diffusion region 7 repeatedly into a semiconductor substrate, and thermally diffusing them.例文帳に追加

Ｐ型第２低濃度拡散領域９は、Ｎ型低濃度拡散領域１１を形成するためのＮ型不純物イオンとＰ型低濃度拡散領域７を形成するためのＰ型不純物イオンが半導体基板に重複して注入され、かつ熱拡散されて形成されたものである。 - 特許庁

Between the N-type embedded diffusion layer and the P-type first embedded diffusion layer, a P-type second embedded diffusion layer 14 having the impurity concentration higher than that of the N-type embedded diffusion layer and lower than that of the P-type first embedded diffusion layer is embedded and formed.例文帳に追加

Ｎ型埋込み拡散層とＰ型第一埋込み拡散層との間に、不純物濃度がＮ型埋込み拡散層の不純物濃度より高く、且つＰ型第一埋込み拡散層の不純物濃度より低いＰ型第二埋込み拡散層１４を埋込み形成する。 - 特許庁

In the boundary region to the n-type layer 12, the p-type region 13 includes a low impurity region 13A having a conductivity type closer to p-type than a high impurity region 13B in the p-type region 13 adjacent to the boundary region.例文帳に追加

ｐ型領域１３は、ｎ型層１２との境界領域において、境界領域に隣接するｐ型領域１３内の領域である高不純物領域１３Ｂよりも導電型がｐ型であるｐ型不純物の濃度の低い低不純物領域１３Ａを含んでいる。 - 特許庁

A luminescent thyristor L includes a distribution Bragg reflection layer 81 and a semiconductor layer 60 (a structure of a p-type first semiconductor layer 82, an n-type second semiconductor layer 83, a p-type third semiconductor layer 84, and an n-type fourth semiconductor layer 85 laminated in sequence) on a p-type substrate 80.例文帳に追加

発光サイリスタＬは、ｐ型の基板８０上に、分布ブラッグ反射層８１と半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層された構造）とを備えている。 - 特許庁

A semiconductor light-emitting device comprises: an n-type semiconductor layer; a p-type semiconductor layer; a multilayer structure provided between the n-type semiconductor layer and the p-type semiconductor layer; a light-emitting portion contacting the multilayer structure between the multilayer structure and the p-type semiconductor layer.例文帳に追加

実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた多層構造体と、多層構造体とｐ形半導体層との間で多層構造体に接する発光部と、を備えた半導体発光素子が提供される。 - 特許庁

The conductive thin film layer has a p-type organic semiconductor thin film containing a p-type semiconductor and an acceptor, and a n-type semiconductor thin film provided on the anode side with respect to the p-type organic semiconductor thin film while containing a N-type semiconductor and a donor such as alkaline metal or alkaline earth metal.例文帳に追加

導電体薄膜層は、Ｐ型半導体とアクセプタとを含むｐ型有機半導体薄膜と、ｐ型有機半導体薄膜よりも陽極側に設けられ、Ｎ型半導体と、アルカリ金属またはアルカリ土類金属などのドナーとを含むｎ型有機半導体薄膜とを有する。 - 特許庁

The solar cell includes a p-type layer 30, a buffer layer 31, an i-type layer 32 and an n-type layer 34, wherein the p-type layer 30 has a high-concentration amorphous silicon carbide layer 30a and a low-concentration amorphous silicon carbide layer 30b which has a lower dopant concentration of a p-type dopant than the high-concentration amorphous silicon carbide silicon layer 30a.例文帳に追加

ｐ型層３０と、バッファ層３１と、ｉ型層３２と、ｎ型層３４とを備え、ｐ型層３０は高濃度アモルファス炭化シリコン層３０ａと、高濃度アモルファス炭化シリコン層３０ａよりｐ型ドーパントのドーパント濃度が低い低濃度アモルファス炭化シリコン層３０ｂを設ける。 - 特許庁

The well-in-well structure includes a P-type well forming the floating gate, an N-type well including the P-type well and having a potential same as a potential of a cathode of one diode, and a first N-type region formed in the P-type well and having a potential same as a potential of a cathode of other diode.例文帳に追加

このウェル・イン・ウェル構造は、浮遊ゲートを形成するＰ型ウェルと、Ｐ型ウェルを包含し、一方のダイオードのカソードと同電位のＮ型ウェルと、Ｐ型ウェル内に形成された、他方のダイオードのカソードと同電位の第１のＮ型領域と、を有して構成されている。 - 特許庁

By interposing the P-type second embedded diffusion layer having a low impurity concentration in the bonding surface between the N-type embedded diffusion layer and the P-type diffusion layer and the bonding surface between the N-type embedded diffusion layer and the P-type embedded diffusion layer having the high impurity concentration, a C-EPI capacitance is reduced.例文帳に追加

Ｎ型埋込み拡散層とＰ型拡散層との接合面、およびＮ型埋込み拡散層と高不純物濃度のＰ型埋込み拡散層との接合面に低不純物濃度のＰ型第二埋込み拡散層を介在させることにより、Ｃ−ＥＰＩ容量が減少する。 - 特許庁

The semiconductor light-emitting element includes an n-type semiconductor layer and an active layer, has a first p-type semiconductor layer between the n-type semiconductor layer and the active layer, and has a second p-type semiconductor layer at a side opposite to a side having the first p-type semiconductor layer when viewed from the active layer.例文帳に追加

ｎ型半導体層と、活性層と、を含み、ｎ型半導体層と活性層との間に第１のｐ型半導体層を備え、活性層から見て第１のｐ型半導体層がある側とは反対側に第２のｐ型半導体層を備えた半導体発光素子である。 - 特許庁

An electrode pattern is formed by such method that, after p-type semiconductor layers 3 and 4 are formed on a silicon substrate 1 and an n-type semiconductor layer 5 is formed on the p-type semiconductor layer, the n-type semiconductor layer is removed with a predetermined pattern by using laser abrasion so as to expose the p-type semiconductor layer.例文帳に追加

シリコン基板１上に、ｐ型半導体層３、４を形成し、ｐ型半導体層上に、ｎ型半導体層５を形成した後、レーザ・アブレーションを用いて、所定のパターンで、ｎ型半導体層を除去し、ｐ型半導体層を露出させて、電極パターンを形成する。 - 特許庁

In the transistor PB, a P+ type impurity doped region 14 and an N type lightly doped well region 12 form a diode D1 whereas, in the transistor NB, an N type lightly doped well region 22, a P type lightly doped well region 20 and a P type lightly doped substrate 10 form a diode D3.例文帳に追加

トランジスタＰＢではＰ^＋型不純物ドープ領域１４とＮ型低濃度ウエル領域１２とでダイオードＤ_１を形成し、トランジスタＮＢではＮ型低濃度ウエル領域２２とＰ型低濃度ウエル領域２０及びＰ型低濃度基板１０とでダイオードＤ_３を形成する。 - 特許庁

Further, the semiconductor device has a NPN transistor 101 formed on the P type substrate 3, an N+ type buried region 4 provided right below the NPN transistor 101 and buried in the P type substrate 3, and a P+ type buried region 2 provided in the N+ type buried region 4.例文帳に追加

Ｐ型基板３上に形成されたＮＰＮトランジスタ１０１と、ＮＰＮトランジスタ１０１の直下に設けられるＰ型基板３に埋め込まれたＮ＋型埋込領域４と、Ｎ＋型埋込領域４の内部に設けられたＰ＋型埋込領域２とを備える。 - 特許庁

Each of the plurality of regions 15a includes a p-type semiconductor layer 16 formed on the active layer 12 and an n-type semiconductor layer 17 formed on the p-type semiconductor layer 16, and the p-type semiconductor layer 16 and the n-type semiconductor layer 17 mutually constitute a tunnel junction.例文帳に追加

複数の領域１５ａのそれぞれは、活性層１２上に設けられたｐ型半導体層１６と、ｐ型半導体層１６上に設けられたｎ型半導体層１７とを含み、ｐ型半導体層１６及びｎ型半導体層１７が互いにトンネル接合を構成する。 - 特許庁

The group III nitride-based compound semiconductor light-emitting element 100 has a sapphire substrate 10, an n-type GaN layer 11, an n-type AlGaN layer 12, a light-emitting layer 13 of GaN/InGaN multiple quantum well structure, a p-type AlGaN layer 14, a p-type GaN layer 15, and a p^+-type GaN layer 16.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、サファイア基板１０、ｎ型ＧａＮ層１１、ｎ型ＡｌＧａＮ層１２、ＧａＮ／ＩｎＧａＮ多重量子井戸構造の発光層１３、ｐ型ＡｌＧａＮ層１４、ｐ型ＧａＮ層１５、ｐ^+型ＧａＮ層１６を有する。 - 特許庁

For the light-emitting element 10 formed on a substrate 1, an n-type light-emitting layer 3 composed of n-type ZnO and a p-type light-emitting layer 4 composed of p-type ZnO and formed on a lower electrode 2 composed of ZnO and an upper electrode 5 composed of ITO is formed on the p-type light-emitting layer 4.例文帳に追加

基板１上に形成された発光素子１０は、ＺｎＯから成る下部電極２上にｎ型のＺｎＯから成るｎ型発光層３及びｐ型のＺｎＯから成るｐ型発光層４を形成し、ｐ型発光層４上にＩＴＯから成る上部電極５を形成する。 - 特許庁

In the base layer 3, a p^+ layer 12, whose p-type impurity concentration is higher than an average value of the p-type impurity concentration of the base layer 3 and is smaller in thickness than the base layer is formed adjacent to the boundary between the base layer 3 and p-type polysilicon layer 8.例文帳に追加

ベース層３において、ベース層３とｐ型ポリシリコン層８との界面近傍には、ｐ型不純物濃度がベース層３のｐ型不純物濃度の平均値より高く、厚さがベース層の厚さに比して極めて薄いｐ^+層１２が形成されている。 - 特許庁

In the structure, a contact protection layer is inserted on a p-type contact layer, and, by subjecting an insulating film to thermal processing after subjecting it to RIE, an opening for contact can be formed without inclusion of reactive ions in the p-type contact layer that causes the contact resistance to increase and without causing resistance of the p-type contact layer to increase by etching.例文帳に追加

本発明によるとp型コンタクト層上にコンタクト防護層を挿入した構造とし、絶縁膜RIE後に熱処理を行うことでコンタクト抵抗増加の影響を及ぼすp型コンタクト層への反応性イオンの侵入やp型コンタクト層のエッチングによる高抵抗化の影響を与えることなくコンタクト用開口部を形成することができる。 - 特許庁

The n-type region 11 and the p-type region 12 form a vertical type junction J1 adjacent in a depth direction.例文帳に追加

これらＮ型領域１１及びＰ型領域１２は、深さ方向で隣接する縦型接合部Ｊ１を形成している。 - 特許庁

An n-type barrier layer 12 having a depth of 10 μm or more is provided between an n-type base layer 10 and a p-type base layer 22.例文帳に追加

ｎ型ベース層１０とｐ型ベース層２２との間に、１０μｍ以上の深さを有するｎ型バリア層１２を挿設する。 - 特許庁

Between the n^--type substrate 1 and the p^--type base region 2, an n^+-type carrier accumulation layer 3a or 3b is selectively formed.例文帳に追加

ｎ^−型基板１とｐ^−型ベース領域２の間にｎ^＋型キャリア蓄積層３ａ，３ｂが選択的に形成されている。 - 特許庁

On the surface of an n-type SiC substrate 1, an n-type SiC epitaxial layer 2 and a p-type SiC epitaxial layer 3 are grown.例文帳に追加

ｎ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣエピタキシャル層２およびｐ型ＳｉＣエピタキシャル層３を成長させる。 - 特許庁

The n-type semiconductor layer 3 is formed so that an n++-type drain region 104 and a p+-type well region 105 are disposed apart from each other.例文帳に追加

ｎ形半導体層３は、ｎ^++形ドレイン領域１０４とｐ^+形ウェル領域１０５とが離間して形成される。 - 特許庁

A semiconductor substrate is prepared which is such that an n-type semiconductor layer and a p-type semiconductor layer are stacked on an n-type semiconductor substrate.例文帳に追加

Ｎ型の半導体基板上にＮ型の半導体層とＰ型の半導体層が積層した半導体基板を用意する。 - 特許庁

An N^+-type diffusion layer 8 is formed in the N^--type semiconductor layer 2 adjacent to the P^--type diffusion layer 5.例文帳に追加

Ｐ−型の拡散層５に隣接したＮ−型の半導体層２の表面にはＮ＋型の拡散層８が形成されている。 - 特許庁

The semiconductor layer has, for example, an n-type semiconductor layer 9, an i-type semiconductor layer 10, and a p-type semiconductor layer 11.例文帳に追加

半導体層は、例えば、ｎ型半導体層９、ｉ型半導体層１０、及びｐ型半導体層１１を有する。 - 特許庁

The waveguide type semiconductor element (2) is provided with a p-type cladding layer (18), a waveguide layer (6) and a n-type cladding layer (4).例文帳に追加

本発明による導波路型半導体素子（２）は、ｐ型クラッド層（１８）、導波層（６）およびｎ型クラッド層（４）を備える。 - 特許庁

The semiconductor layer 4 comprises a p-type semiconductor layer 41, an i-type semiconductor layer 42, and an n-type semiconductor layer 43.例文帳に追加

また、半導体層４は、ｐ型半導体層４１、i型半導体層４２、およびｎ型半導体層４３を備えている。 - 特許庁

Then, an n--type epitaxial film 22 and a p-type epitaxial film 23 and an n+-type epitaxial film 24 are laminated in the trenches 8 and 9.例文帳に追加

そして、トレンチ８、９内にｎ^-型エピタキシャル膜２２、ｐ型エピタキシャル膜２３、ｎ^+型エピタキシャル膜２４を積層形成する。 - 特許庁

An n+-type semiconductor region 15 of a second MISFET 14 is formed through ion-injecting n-type impurity into a p-type well 3.例文帳に追加

ｐ型ウエル３にｎ型不純物をイオン注入して第２ＭＩＳＦＥＴ１４のｎ^+型半導体領域１５を形成する。 - 特許庁

A heavily doped n type epitaxial layer 2 and a lightly doped n type epitaxial layer 3 are formed sequentially on a p type silicon substrate 1.例文帳に追加

ｐ型シリコン基板１上に、高濃度ｎ型エピタキシャル層２および低濃度ｎ型エピタキシャル層３をこの順に形成した。 - 特許庁

The semiconductor layer 2 has an n-type semiconductor region 21, a p-type semiconductor region 22, and an i-type semiconductor region 23.例文帳に追加

半導体層２は、ｎ型半導体領域２１、ｐ型半導体領域２２、及びｉ型半導体領域２３を有する。 - 特許庁

The gate electrode 13a consists of N type sections 131 in both end parts and a P type section 132 of a specified distance between the N type sections 131.例文帳に追加

ゲート電極１３ａは両端部がＮ型部分１３１かつその間の所定距離がＰ型部分１３２となっている。 - 特許庁

An n-type amorphous silicon film 6 is formed on the p-type amorphous silicon film 5 and the i-type amorphous silicon film 4.例文帳に追加

次いで、ｐ型非晶質シリコン膜５およびｉ型非晶質シリコン膜４上にｎ型非晶質シリコン膜６を形成する。 - 特許庁

The n-type pillar region 15 and p-type pillar region 14 each comprises a plurality of n-type diffusion regions 15X and a plurality of p-type diffusion regions 14X formed successively along the depth of the n-type epitaxial layer 13.例文帳に追加

ｎ型ピラー領域１５及びｐ型ピラー領域１４は、ｎ型エピタキシャル層１３の深さ方向に並んで形成される複数のｎ型の拡散領域１５Ｘ及び複数のｐ型の拡散領域１４Ｘにより構成される。 - 特許庁

The element part of semiconductor device 1 comprises an n+ type semiconductor substrate 11; an n- type drift layer 12; a p- type base layer 13; and an n+ type source layer 14 or a p+ type contact layer 15 selectively formed in turn.例文帳に追加

実施形態によれば、半導体装置１の素子部は、ｎ＋型半導体基板１１、ｎ−型ドリフト層１２、ｐ−型ベース層１３、及び選択的形成のｎ＋型ソース層１４またはｐ＋型コンタクト層１５を順に有する。 - 特許庁

A p^+ type gate region 4 is directly formed on the surface of an n^- type channel layer 2 so that a part away from the n^- type channel layer 2 becomes wide compared to a part contacting the n^- type channel layer 2 out of the p^+ type gate region 4.例文帳に追加

ｎ^-型チャネル層２の表面に直接ｐ^+型ゲート領域４を形成し、ｐ^+型ゲート領域４のうちｎ^-型チャネル層２と接する部分と比較して、ｎ^-型チャネル層２から離れた部分が幅広となるようにする。 - 特許庁

An n-type high concentration diffusion layer 10 is formed facing to the p-type low-concentration diffusion layer 7, the p-type high concentration diffusion layer 8, and the semiconductor substrate 20 through the n-type epitaxial layer 5 and the n-type low concentration diffusion layer 9.例文帳に追加

ｎ型高濃度拡散層１０は、ｎ型エピタキシャル層５及びｎ型低濃度拡散層９を介して、ｐ型低濃度拡散層７、ｐ型高濃度拡散層８及び半導体基板２０と対向して形成される。 - 特許庁

A photoelectric conversion device 22 of the solar cell device 20 includes a spherical first semiconductor 24 of a first conductive type (p-type) and a second semiconductor 26 of a second conductive type (n-type) which is disposed around the first semiconductor (p-type).例文帳に追加

太陽電池装置２０の光電変換素子２２は、第１導電型（ｐ型）の球状の第１半導体２４と、第１半導体（ｐ型）の周りに設けられた第２導電型（ｎ型）の第２半導体２６とを含む。 - 特許庁

In this manufacturing method, a selective N-type epitaxial layer 13 is grown on a P-type barrier layer, heat treatment is performed, the P-type barrier layer is inverted by impurity diffusion from the selective N-type epitaxial layer, and an N-type inverting layer 14 is formed.例文帳に追加

Ｐ型バリア層上にまず選択Ｎ型エピタキシャル層１３を成長し熱処理を加えて、選択Ｎ型エピタキシャル層からの不純物拡散によりＰ型バリア層を反転させＮ型反転層１４を形成する。 - 特許庁

An n-type well 6 and a p-type well 7 are formed in the silicon layer 4 of the SOI substrate 1 and pluralities of p^+-type diffusion regions 9 (anodes) and n^+-type diffusion regions 10 (base electrodes) are alternately arranged on the surface of the n-type well 6.例文帳に追加

ＳＯＩ基板１のシリコン層４にＮウエル６及びＰウエル７を形成し、Ｎウエル６の表面に、夫々複数個のＰ^＋拡散領域９（アノード）及びＮ^＋拡散領域１０（ベース電極）を交互に配列する。 - 特許庁

The opening for the anode is masked, a p-type impurity element is added to the n-type impurity region, and a second n-type impurity region containing an n-type impurity element and the p-type impurity element is formed.例文帳に追加

アノード用開口部をマスクして、カソード用開口部を通して、ｎ型不純物領域にｐ型不純物元素を添加し、ｎ型不純物元素およびｐ型不純物元素を含む第２のｎ型不純物領域を形成する。 - 特許庁

Furthermore, an n^--type epitaxial layer 9 and a p^+-type layer 10 are formed on a part opposite to the bottom of the trench 6 in the p^+-type layer 8 and the n^--type epitaxial layer 7, and an n^+-type layer 11 having higher concentration than the n^--type epitaxial layer 9 is formed above the n^--type epitaxial layer 9.例文帳に追加

さらに、Ｐ^＋型層８およびＮ^−型エピ層７のうちトレンチ６の底面と対向する部分の上にＮ^−型エピ層９とＰ^＋型層１０とを形成し、Ｎ^−型エピ層層９の上部に、Ｎ^−型エピ層９よりも高濃度のＮ^＋型層１１を形成する。 - 特許庁

An n-type layer is formed by epitaxial growth on a heavily doped substrate which becomes an n^+-type cathode layer 1, and then a p-type anode region 3 is formed on a surface layer of the n-type layer.例文帳に追加

ｎ^+ カソード層１となる高濃度基板上にエピタキシャル成長でｎ層を形成し、このｎ層の表面層にｐアノード領域３を形成する。 - 特許庁

An n-type diffusion area 4 and a p-type diffusion area 5 separately from the n-type diffusion area 4 are formed on the surface layer of an n-type semiconductor layer 3.例文帳に追加

ｎ形半導体層３の表面層にｎ形拡散領域４とこのｎ形拡散領域４と離してｐ形拡散領域５を形成する。 - 特許庁