「P- type」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

Moreover, the active layer 3 includes a P-type base region 6 which is formed away from the N-type buffer region 4 and an N-type emitter region 7 formed on the surface of the P-type base region 6.例文帳に追加

また、活性層３は、Ｎ型バッファ領域４から離間して形成されたＰ型ベース領域６と、Ｐ型ベース領域６の表面部に形成されたＮ型エミッタ領域７を備える。 - 特許庁

A p^+-type semiconductor region 7 is provided in the n^--type semiconductor region 3, and a pn junction is formed between the n^--type semiconductor region 3 and p^+-type semiconductor region 7.例文帳に追加

ｎ^−型半導体領域３には、ｐ^＋型半導体領域７が設けられており、ｎ^−型半導体領域３とｐ^＋型半導体領域７との間にはｐｎ接合が形成されている。 - 特許庁

An n-type semiconductor layer 3, p^+-well region 5, n^++-type source region 6, p^++-type base contact region 7 are formed surrounding the n^++-type drain region 4 in a flat plane.例文帳に追加

平面形状において、ｎ形半導体層３、ｐ^＋形ウェル領域５、ｎ^＋＋形ソース領域６、ｐ^＋＋形ベースコンタクト領域７がｎ^＋＋形ドレイン領域４を囲むように形成されている。 - 特許庁

An n^+-type semiconductor region 12d is formed on the surface side of a p^--type well layer 12c of a semiconductor substrate 12, and a photodiode is constituted of this n^+-type semiconductor and the p^--type semiconductor.例文帳に追加

半導体基板１２のＰ−型ウエル層１２ｃの表面側には、Ｎ＋型半導体領域１２ｄが形成されており、このＮ＋型半導体とＰ−型半導体とでフォトダイオードが構成される。 - 特許庁

To demonstrate the performance of a p-type MOSFET to the maximum extent while controlling the leakage current of an n-type MOSFET in a semiconductor device provided with the n-type MOSFET and the p-type MOSFET.例文帳に追加

Ｎ型ＭＯＳＦＥＴおよびＰ型ＭＯＳＦＥＴを備える半導体装置において、Ｎ型ＭＯＳＦＥＴのリーク電流を抑制しつつ、Ｐ型ＭＯＳＦＥＴの性能を最大限に発揮させる。 - 特許庁

An n-type InP clad layer 2, a GaInAsP active layer 3, a p-type InP clad layer 4, and a p-type GaInAsP cap layer 11 are grown on an n-type InP substrate 1 doped with sulfur in turn.例文帳に追加

イオウがドープされたｎ型ＩｎＰ基板１の上に、順次、ｎ型ＩｎＰクラッド層２、ＧａＩｎＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４、ｐ型ＧａＩｎＡｓＰキャップ層１１を成長させる。 - 特許庁

A high-density n-type region 13 is formed on the surface of the n-type well 11, while being held between the high density p-type region 14a and the high-density p-type region 14b, and connected to a trigger element.例文帳に追加

そして、高濃度ｐ型領域１４ａと高濃度ｐ型領域１４ｂとに挟まれてｎ型ウェル１１の表面には高濃度ｎ型領域１３を形成し、トリガ素子に接続する。 - 特許庁

The photoelectric converter has an n type surface region 18, a p type region PR formed under the surface region 18, an n type embedded layer 10 formed under the p type region PR.例文帳に追加

光電変換装置は、ｎ型の表面領域１８と、表面領域１８の下に形成されたｐ型領域ＰＲと、ｐ型領域ＰＲの下に形成されたｎ型の埋め込み層１０とを含む。 - 特許庁

The structure of a diode has a low resistance structure of p-type or n-type region wherein the operating voltage of the device is lowered and power is increased by deceasing the equivalent resistance of the p-type or n-type region.例文帳に追加

ダイオードの構造において、ｐ型及び又はｎ型領域の低抵抗層構造を具え、ｐ型及び又はｎ型領域の等価抵抗を減らし、装置の操作電圧を下げ、パワーを高める。 - 特許庁

Furthermore, a high-density n-type region 15a is formed on the surface of the p-type well 12a, a high-density n-type region 15b is formed on the surface of the p-type well 12b, and the regions are grounded, respectively.例文帳に追加

また、ｐ型ウェル１２ａの表面には高濃度ｎ型領域１５ａを形成し、ｐ型ウェル１２ｂの表面には高濃度ｎ型領域１５ｂを形成し、それぞれを接地する。 - 特許庁

The distance from the primary surface to the bottom of the n-type impurity region of the I/O n-type transistor is longer than that from the primary surface to the bottom of the p-type impurity region of the I/O p-type transistor.例文帳に追加

主表面からＩ／Ｏｎ型トランジスタのｎ型不純物領域の最下部までの距離は、主表面からＩ／Ｏｐ型トランジスタのｐ型不純物領域の最下部までの距離より長い。 - 特許庁

A semiconductor layer group 20 is constituted on a substrate 11 by laminating one by one an n-type emitter layer 12, a p-type base layer 13, an active layer 14, an n-type base layer 15, and a p-type emitter layer 16.例文帳に追加

基板１１上において、ｎ型エミッタ層１２、ｐ型ベース層１３、活性層１４、ｎ型ベース層１５、及びｐ型エミッタ層１６が順次積層されてなる半導体層群２０を形成する。 - 特許庁

The light absorption region is formed so as to be sandwiched between a p-type semiconductor and an n-type semiconductor, and has a conductor for mutually connecting the p-type semiconductor and the n-type semiconductor.例文帳に追加

前記光吸収領域は、ｐ型半導体とｎ型半導体で挟まれてなり、前記ｐ型半導体と前記ｎ型半導体とを共通に接続する導体を有する構成とすることができる。 - 特許庁

The light-emitting thyristor 20 includes a first N-type semiconductor layer 42, a first P-type semiconductor layer 43, a second N-type semiconductor layer 44 and a second P-type semiconductor layer 45.例文帳に追加

発光サイリスタ２０は、第１のＮ型半導体層４２と、第１のＰ型半導体層４３と、第２のＮ型半導体層４４と、第２のＰ型半導体層４５とを含んで構成される。 - 特許庁

A transparent conductive film 1, an n-type inorganic semiconductor film 2, an n-type organic semiconductor film 3, a p-type organic semiconductor film 4, a p-type inorganic semiconductor film 5, and a metal electrode 6, are stacked in this sequence.例文帳に追加

透明導電膜１、ｎ型無機半導体膜２、ｎ型有機半導体膜３、ｐ型有機半導体膜４、ｐ型無機半導体膜５及び金属電極６がこの順に積層されている。 - 特許庁

An optical semiconductor element comprises: an n-type semiconductor layer; a p-type semiconductor layer; a functional portion provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた機能部と、を備えた光半導体素子が提供される。 - 特許庁

The photoelectric converting film has a p-type semiconductor layer and an n-type semiconductor layer, and at least one of the p-type semiconductor layer and n-type semiconductor layer contains an acene-based compound having a substituent.例文帳に追加

ｐ型半導体層とｎ型半導体層を有し、該ｐ型半導体層およびｎ型半導体層の少なくともいずれかが置換基を有するアセン系化合物を含む光電変換膜。 - 特許庁

A photo diode is formed between the plugs 11a and 11b by the n^+-type semiconductor region 4, the n^--type semiconductor region 2, the p-type semiconductor substrate 1, and the p^+-type semiconductor region 5.例文帳に追加

ｎ^＋型半導体領域４、ｎ^−型半導体領域２、ｐ型の半導体基板１およびｐ^＋型半導体領域５により、プラグ部１１ａ，１１ｂ間にフォトダイオードが形成される。 - 特許庁

In this electrode material, fluorite type oxygen ion conductive oxide 112 showing p-type conductivity is added as an additive to a perovskite type oxide 111 serving as a base material and showing p-type conductivity.例文帳に追加

母材であるｐ型伝導性を示すペロブスカイト型酸化物１１１に添加材として、ｐ型伝導性を示す蛍石型酸素イオン伝導性酸化物１１２を添加したものを電極材料とする。 - 特許庁

Forming an n-type impurity layer 6 along a side of a p^+type impurity layer 3 makes an expanse of depletion layer extending from a side part of the p^+type impurity layer 3 to a n^-type drift layer 2 small.例文帳に追加

ｐ^+型不純物層３の側面部に沿ってｎ型不純物層６を形成することで、ｐ^+型不純物層３の側面部からｎ^-型ドリフト層２に伸びる空乏層の広がりを小さくする。 - 特許庁

In the protection element 1, an interval distance W1 between an N-type diffusion layer 10a and a P-type diffusion layer 6 is smaller than an interval distance W2 between an N-type diffusion layer 9 and the P-type diffusion layer 6.例文帳に追加

そして、保護素子１では、Ｎ型の拡散層１０とＰ型の拡散層６との離間距離Ｗ１が、Ｎ型の拡散層９とＰ型の拡散層６との離間距離Ｗ２よりも短くなる。 - 特許庁

Each transmission line is preferably constructed from unitary fibers including a P-type fiber and an N-type fiber with the length extensions of the same P-type and N-type fiber at each end, respectively.例文帳に追加

各々の伝送回線は、各々の端部それぞれに同じＰ型およびＮ型のファイバの長さ延長部を備えたＰ型ファイバとＮ型ファイバを含む単位ファイバから作製されることが好ましい。 - 特許庁

Another embodiment has a peak in the distribution in the layer thickness direction of the p-type impurity and/or the n-type impurity at the position of the hetero interface, formed by the p-type layer (4) and the n-type layer (5).例文帳に追加

一実施形態では、ｐ型層（４）と第２のｎ型層（５）とがなすヘテロ界面の位置に、ｐ型不純物および／またはｎ型不純物の層厚方向の分布のピークを有している。 - 特許庁

A plurality of trenches 11, an N type pillar region 2 formed by diffusing N type impurities contained in a dielectric layer 12 filling the trench 11 into a P type epitaxial layer, and a P type pillar region 3 by the P type epitaxial layer remaining between the diffusion regions are provided on the P type epitaxial layer laminated on a high concentration N type semiconductor substrate 1.例文帳に追加

高濃度Ｎ型の半導体基板１上に積層されたＰ型のエピタキシャル層上に、複数のトレンチ溝１１と、トレンチ溝１１内に充填された誘電体層１２に含まれるＮ型不純物が、Ｐ型のエピタキシャル層中に拡散して形成されたＮ型ピラー領域２と、拡散領域間に残ったＰ型のエピタキシャル層によるＰ型ピラー領域３とを備える。 - 特許庁

An n-type current inhibition layer 1201 is formed so that a p-type ridge stripe 1700 formed of parts obtained by working p-type AlGaAs clad layer 1106 and a p-type GaAs cap layer 1107 in stripe shapes is sandwiched with both sides.例文帳に追加

ｐ型ＡｌＧａＡｓクラッド層１１０６、ｐ型ＧａＡｓキャップ層１１０７をストライプ形状に加工した部位からなるｐ型のリッジストライプ部１７００を両側面側から挟むように、ｎ型電流阻止層１２０１が形成されている。 - 特許庁

An n-type GaN layer 2, an InGaN multi-quantum well active layer 3, a p-type AlGaN electronic barrier layer 4, a p-type AlGaN/GaN strain superlatticed layer 5 and a p-type GaN contact layer 6 are sequentially formed on a sapphire substrate 1.例文帳に追加

サファイア基板１の上にｎ型ＧａＮ層２、ＩｎＧａＮ多重量子井戸活性層３、ｐ型ＡｌＧａＮ電子障壁層４、ｐ型ＡｌＧａＮ／ＧａＮ歪超格子層５及びｐ型ＧａＮコンタクト層６が順次形成されている。 - 特許庁

A sense-amplifier circuit region SA arranged therebetween comprises three kinds of wells; a p-type well PW 1 isolated from the p-type wells PWC 1 and PWC 2, n-type well NWB 1, NWB 2 for separating these p-type wells.例文帳に追加

これらの間に配置されるセンスアンプ回路領域ＳＡは、ｐ型ウェルＰＷＣ１，ＰＷＣ２とは分離されたｐ型ウェルＰＷ１と、これらのｐ型ウェル間の分離用のｎ型ウェルＮＷＢ１，ＮＷＢ２の３つのウェルにより構成される。 - 特許庁

To reduce the series resistance of a differential voltage controlled variable capacitor, a p-type electrode embedded on an n-type semiconductor 25 is divided into a first p-type electrode 3 and a second p-type electrode 9 and they are made compact.例文帳に追加

差動型電圧制御可変容量の直列抵抗を低減するため、Ｎ形半導体２５上に埋め込まれたＰ型電極を、第１Ｐ型電極３と第２Ｐ型電極９として複数個に分割して形成し、かつ小型化する。 - 特許庁

On a substrate 11, a first p-type semiconductor layer 12 having a high dopant concentration, a second p-type semiconductor layer 13 having a low dopant concentration, and an n-type semiconductor layer 14 having a concentration higher than that of the second p-type semiconductor layer 13 are formed in order.例文帳に追加

基板１１上には、高不純物濃度の第１のｐ型半導体層１２と、低不純物濃度の第２のｐ型半導体層１３と、第２のｐ型半導体層１３よりも高濃度のｎ型半導体層１４とが形成されている。 - 特許庁

A silicon oxide layer 5 and a trapezoidal projection p-type GaN layer 6' are formed on an n-type GaN layer 2, an active layer 3, and a p-type GaN layer 4, and a transparent electrode layer 7 and a reflecting electrode layer 8 are formed on the silicon oxide layer 5 and the trapezoidal projection p-type GaN layer 6'.例文帳に追加

ｎ型GaN層２、活性層３、ｐ型GaN層４上に酸化シリコン層５及び台形凸部ｐ型GaN層６’を設け、酸化シリコン層５及び台形凸部ｐ型GaN層６’上に透明電極層７及び反射電極層８を設ける。 - 特許庁

The entirely grown n-type gallium nitride-based compound semiconductor layer and a p-type gallium nitride-based compound semiconductor layer and annealed, and the gallium nitride-based compound semiconductor layer that contains the p-type impurities is set to the p-type gallium nitride-based compound semiconductor layer.例文帳に追加

成長されたｎ型窒化ガリウム系化合物半導体層とｐ型窒化ガリウム系化合物半導体の全体をアニーリングして、ｐ型不純物の含まれる窒化ガリウム系化合物半導体層を、ｐ型窒化ガリウム系化合物半導体層とする。 - 特許庁

The surface layer of an n^--type drift layer located below a recess 20 in a p-type RESURF layer 21 is connected, by migration of SiC, to a part formed on the surface layer of a p-type base region 3 in the p-type RESURF layer 21.例文帳に追加

ＳｉＣのマイグレーションによってｐ型リサーフ層２１のうち凹部２０の下方に位置するｎ^-型ドリフト層２の表層部と、ｐ型リサーフ層２１のうちｐ型ベース領域３の表層部に形成された部分とが接続されるようにする。 - 特許庁

A P-type well 3 is provided at an upper part of an N-type substrate 2, an embedded photodiode 6 and an electric charge detection part 7 are provided in the P-type well 3, and the P-type well 3 at a lower part of the electric charge detection part 7 is completely depleted.例文帳に追加

Ｎ型基板２の上部にＰ型ウエル３が設けられ、Ｐ型ウエル３内に埋め込みフォトダイオード６および電荷検出部７が設けられており、電荷検出部７の下方のＰ型ウエル３は完全に空乏化されている。 - 特許庁

Under the first sidewall 25 in the n-type well region 11, a p-type lightly-doped layer 23 is formed, while a p-type heavily-doped layer 28 is formed on the outside of the p-type lightly-doped layer.例文帳に追加

ｎ型ウェル領域１１における第１のサイドウォール２５の下側にはｐ型低濃度不純物層２３が形成されていると共に、該ｐ型低濃度不純物層２３の外側にはｐ型高濃度不純物層２８が形成されている。 - 特許庁

The light emitting element 1 has an emission layer part where a p-type clad layer 2, an active layer 33 and an n-type clad layer 34 are formed sequentially in this order and the p-type clad layer 2 comprises a p-type MgxZn1-xO layer (0<x≤1).例文帳に追加

発光素子１は、ｐ型クラッド層２、活性層３３及びｎ型クラッド層３４がこの順序にて積層された発光層部を有し、かつｐ型クラッド層２がｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（ただし、０＜ｘ≦１）層からなる。 - 特許庁

The nitride semiconductor laser device includes: a semiconductor laminated portion including an n-type layer and a p-type layer each constituted of a nitride semiconductor; an n-electrode connected to the n-type layer; and a p-electrode connected to the p-type layer.例文帳に追加

それぞれが窒化物半導体から構成されたｎ型層及びｐ型層を含む半導体積層部と、ｎ型層に接続されたｎ電極と、ｐ型層に接続されたｐ電極と、を有する窒化物半導体レーザ素子に関する。 - 特許庁

A first p-type diffusion layer 101 and a p-type semiconductor layer 102 are arranged on a silicon substrate 100, two n-type diffusion layers 103, 103 are arranged on a surface part of the p-type semiconductor layer 102, and two light receiving parts are constituted.例文帳に追加

シリコン基板１００上に、第１Ｐ型拡散層１０１とＰ型半導体層１０２とを備え、このＰ型半導体層１０２の表面部分に２つのＮ型拡散層１０３，１０３を設けて２つの受光部を構成する。 - 特許庁

The P-type of input protective circuit forming part 3 is provided in an N-type of well 216 formed in the silicon substrate 1, and the P-type of input protective circuit forming part 3 is PN-separated from the P-type of input circuit forming part 2.例文帳に追加

そして、Ｐ型入力保護回路形成部３を、シリコン基板１に形成されたＮ型ウェル２１６内に設け、Ｐ型入力保護回路形成部３を、Ｐ型入力回路形成部２からＰＮ分離したことを特徴としている。 - 特許庁

In an SOI layer 30, an n^+-type source diffusion region 9 is formed adjacent to the p-type body region 3, and also, a p^+-type body contact diffusion region 7B(7A) is formed adjacent to the p-type body region protrusion 3a.例文帳に追加

ＳＯＩ層３０内において、Ｐ型ボディ領域３に隣接してソース側にＮ^+型ソース拡散領域９が形成されるとともに、Ｐ型ボディ領域突出部３ａに隣接してＰ^+型ボディコンタクト拡散領域７Ｂ（７Ａ）が形成される。 - 特許庁

To provide a manufacturing method for a p-type semiconductor crystal, which has high activation factor in a wide-gap semiconductor.例文帳に追加

ワイドギャップ半導体において高い活性化率を有するp型半導体結晶の製造方法を提供する。 - 特許庁

A p^+-layer 18 is formed partially in the upper surface of the p-type well layer 14 while enclosing the n^+-layer 17.例文帳に追加

ｐ^+層１８は、ｎ^+層１７を取り囲んで、ｐ型ウェル層１４の上面内に部分的に形成されている。 - 特許庁

After that, a p-side metal electrode 110 and an n-type metal electrode 111 are formed on the upper surface of the wafer and at the substrate side, respectively (Fig.3 (c)).例文帳に追加

その後、p側金属電極110をウエハ上面へ、n型金属電極111を基板側へ形成する（図３（c））。 - 特許庁

A p-type cladding layer 110 is formed on the current-blocking layer 108 and the p-side optical confinement layer 107.例文帳に追加

ｐ型クラッド層１１０は電流ブロック層１０８及びｐ側光閉じ込め層１０７の上に形成される。 - 特許庁

A p+ region 108 is formed at the bottom part of the trench 22 which leads to a p+ type silicon substrate 101.例文帳に追加

トレンチ溝２２底部には、ｐ＋型領域１０８が形成され、ｐ＋型シリコン基板１０１に繋がっている。 - 特許庁

A p-side electrode 15 is formed on a surface of the p-type semiconductor layer 11 on the side opposite to the light emitting layer 12.例文帳に追加

ｐ型半導体層１１の発光層１２と反対側の面にｐ側電極１５を形成する。 - 特許庁