「P- type」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

A p-type semiconductor region 12 is formed on one main surface of an n-type semiconductor substrate 51.例文帳に追加

Ｎ型半導体基板５１の一方の主面に、Ｐ型半導体領域１２を形成する。 - 特許庁

The p-type semiconductor layer is provided between the n-type semiconductor layer and the electrode.例文帳に追加

前記ｐ形半導体層は、前記ｎ形半導体層と前記電極との間に設けられる。 - 特許庁

A gate oxide film 36 and a p^+-type gate electrode 35 are formed on an n-type silicon substrate 1.例文帳に追加

Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。 - 特許庁

The semiconductor layer 24 includes a p+ type semiconductor layer 24c and an n+ type semiconductor layer 24a.例文帳に追加

半導体層２４は、ｐ＋型半導体層２４ｃと、ｎ＋型半導体層２４ａとを備える。 - 特許庁

An n-type clad layer 4, an active layer 5, and a p-type clad layer are successively laminated in the Z direction.例文帳に追加

Ｚ方向にｎ型クラッド層４、活性層５およびｐ型クラッド層を順次積層する。 - 特許庁

Further, in the case of a=5, it exhibits the properties of an N type or P type semiconductor according to temperature conditions.例文帳に追加

なおa＝５の場合、温度条件により、Ｎ型又はＰ型半導体の性質を呈する。 - 特許庁

Thus, a thickness of a p-type region increases below the N-type well region 20.例文帳に追加

これにより、Ｎ型ウェル領域２０の下方において、Ｐ型を有する領域の厚さが増す。 - 特許庁

To provide a thin film transistor including n-type and p-type CIS, and to provide a method of manufacturing the same.例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

A region other than the n+ type regions 6 in the p-type layer 4 is a body region 7.例文帳に追加

一方、ｐ型層４においてｎ^+型領域６以外の領域は、ボディ領域７である。 - 特許庁

In the semiconductor device, a P-type body region 10 is formed in the surface layer portion of an N-type epitaxial layer 6.例文帳に追加

Ｎ型のエピタキシャル層６の表層部には、Ｐ型のボディ領域１０が形成されている。 - 特許庁

A gate insulating film 118 is formed on the p-type well 114 and the n-type well 117.例文帳に追加

ｐ型ウェル１１４，及びｎ型ウェル１１７上にゲート絶縁膜１１８が形成されている。 - 特許庁

An N-type transistor constituting the switch signal generating circuit is formed at a first P-type well PW1, a P-type transistor constituting the switch signal generating circuit is formed at a first N-type well, and the first P-type well and the first N-type well are formed at a first deep N-type well DNW1, respectively.例文帳に追加

スイッチ信号生成回路を構成するＮ型トランジスタは第１のＰ型ウェルＰＷ１に、スイッチ信号生成回路を構成するＰ型トランジスタは第１のＮ型ウェルＮＷ１に、第１のＰ型ウェル及び第１のＮ型ウェルは第１のディープＮ型ウェルＤＮＷ１にそれぞれ形成される。 - 特許庁

The CMOSN-type substrate diode for temperature sensor (50) is provided with an n-type substrate (51), a p-type well layer (52) formed in the n-type substrate, an n-type high concentration layer (53) formed in the p-type layer and a p^+-diffusion layer (57) formed near a surface of the n-type high concentration layer.例文帳に追加

温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）は、Ｎ型基板（５１）と、このＮ型基板内に形成されたＰｗｅｌｌ層（５２）と、このＰｗｅｌｌ層内に形成されたＮ型高濃度層（５３）と、このＮ型高濃度層の表面近傍に形成されたｐ^＋拡散層（５７）とを有する。 - 特許庁

On the surface layer of one main side of a P-type SiC substrate 10, a P^+-type SiC region 20, an N^+-type SiC source region 30, and both N-type SiC drain region 40 and N^+-type SiC drain region 50, located away from the P^+-type SiC region 20 and the N^+-type SiC source region 30, are formed.例文帳に追加

Ｐ型ＳｉＣ基板１０の一主面側の表層にＰ＋型ＳｉＣ領域２０と、Ｎ＋型ＳｉＣソース領域３０と、Ｐ＋型ＳｉＣ領域２０及びＮ＋型ＳｉＣソース領域３０から離隔してＮ型ＳｉＣドレイン領域４０とＮ＋型ＳｉＣドレイン領域５０がそれぞれ形成されている。 - 特許庁

The forming method of the nitride-based semiconductor device comprises a process for forming a p-type contact layer 8, a process for heat- treating the p-type contact layer 8, and a process for forming a p-side electrode 13 on the p-type contact layer 8 thereafter.例文帳に追加

この窒化物系半導体素子の形成方法は、ｐ型コンタクト層８を形成する工程と、ｐ型コンタクト層８を熱処理する工程と、その後、ｐ型コンタクト層８上にｐ側電極１３を形成する工程とを備えている。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

On a P-type single crystal silicon substrate 50, an N-type epitaxial silicon layer 51A and an N-type epitaxial silicon layer 51B are laminated, and P-type well area 52C is formed in the N-type epitaxial silicon layer 51B.例文帳に追加

Ｐ型の単結晶シリコン基板上５０に、Ｎ型エピタキシャル・シリコン層５１ＡとＮ型エピタキシャル・シリコン層５１Ｂとを積層し、Ｎ型エピタキシャル・シリコン層５１Ｂの中にＰ型ウエル領域５２Ｃを設ける。 - 特許庁

An N-type diffusion layer 9 and a P-type diffusion layer 11 are formed away from the N-type well 3 and having a space between each other on the P-type semiconductor substrate 1 at a position surrounded by the N-type well 3.例文帳に追加

Ｎ型拡散層３で囲まれた位置のＰ型半導体基板１に、Ｎ型拡散層３とは間隔をもって、かつ互いに間隔をもって、Ｎ型拡散層９及びＰ型拡散層１１が形成されている。 - 特許庁

A sandwich type laminate is formed of a p-type organic semiconductor thin film 2 and an n-type inorganic semiconductor thin film 4 across a coevaporated composite film 3, composed of a p-type organic semiconductor and an n-type inorganic semiconductor.例文帳に追加

ｐ型有機半導体とｎ型無機半導体から成る共蒸着複合膜３を挟んでｐ型有機半導体薄膜２とｎ型無機半導体薄膜４によりサンドウィッチ状の積層体を構成している。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: a superlattice n-type layer 5; a p-type GaN layer 6 laminated on the superlattice n-type layer 5; and a superlattice n-type layer 7 laminated on the p-type GaN layer 6.例文帳に追加

窒化物半導体積層構造部２は、超格子Ｎ型層５、この超格子Ｎ型層５に積層されたＰ型ＧａＮ層６、およびこのＰ型ＧａＮ層６に積層された超格子Ｎ型層７を有している。 - 特許庁

Two boundary lines between the n-type polycrystalline Si 5a and p-type polycrystalline Si 5b are on the n-type CCD channel area 3 adjacent to the boundary between the n-type CCD channel area 3 and p+-type channel stop area 4.例文帳に追加

ｎ型多結晶Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境界線は２個所ともｎＣＣＤチャネル領域３とｐ^+型チャネル阻止領域４との境界近傍のｎ型ＣＣＤチャネル領域３上にある。 - 特許庁

A p-type well region 4 and an n+ type drain region 2, away from each other, are formed in an n-type semiconductor layer 1 on an insulating layer 11, and an n+ type source region 3 is formed in the p-type well region 4.例文帳に追加

絶縁層１１上のｎ形半導体層１内には、ｐ形ウェル領域４と、ｎ^^^+形ドレイン領域２とが離間して形成され、ｎ^+形ソース領域３がｐ形ウェル領域４内に形成されている。 - 特許庁

The Si layer 14 comprises an n-type Si layer with the concentration of an n-type impurity of about 7×10^18 atoms cm^-3, and a p-type Si layer with the concentration of a p-type impurity of about 2×10^17 atoms cm^-3 which is formed on the n-type Si layer.例文帳に追加

Ｓｉ層１４は、ｎ型不純物濃度が７ｘ１０^18atoms・cm^-3程度のｎ型Ｓｉ層と、ｎ型Ｓｉ層の上に形成され、ｐ型不純物濃度が２ｘ１０^17atoms・cm^-3程度のｐ型Ｓｉ層とからなる。 - 特許庁

The nitride semiconductor laminated structure section 2 is provided with an n-type layer 3, a p-type GaN layer 4 laminated and formed on the n-type layer 3, and an n^+type GaN layer 5 laminated and formed on the p-type GaN layer 4.例文帳に追加

窒化物半導体積層構造部２は、ｎ型層３と、ｎ型層３上に積層形成されたｐ型ＧａＮ層４と、ｐ型ＧａＮ層４上に積層形成されたｎ^＋型ＧａＮ層５とを備えている。 - 特許庁

The embedded layer 15 is made of a non-doped semiconductor material, a p-type semiconductor material with lower p-type impurity concentration than the p-type semiconductor layer 5 or an n-type semiconductor material with n-type impurity concentration of 1×10^17 cm^-3 or less.例文帳に追加

埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０^１７ｃｍ^−３以下のｎ型半導体材料からなることを特徴とする。 - 特許庁

A p-type well area 8 and an n-type collector region 6 are separately formed in a p-type element formation region 3a that is a portion of a p-type silicon layer 3 as a semiconductor layer, and an n-type emitter region 5 is formed at the surface side of the well region 8.例文帳に追加

半導体層たるｐ形シリコン層３の一部のｐ形の素子形成領域３ａ内に、ｐ形のウェル領域８とｎ形のコレクタ領域６とを離間して形成し、ｎ形のエミッタ領域５をウェル領域８の表面側に形成してある。 - 特許庁

The light-emitting element array is a surface light emitting element of a thyristor structure including a p-type semiconductor substrate, a first p-type semiconductor layer 14, a second n-type semiconductor layer 16, a third p-type semiconductor layer 18, and a fourth n-type semiconductor layer 20.例文帳に追加

発光素子アレイは、ｐ型の半導体基板と、第１のｐ型の半導体層１４と、第２のｎ型の半導体層１６と、第３のｐ型の半導体層１８と、第４のｎ型の半導体層２０とを有する、サイリスタ構造の面発光素子である。 - 特許庁

The PNP bipolar transistor 164 is formed by P-type, N-type, and P-type impurity diffusion regions 122, 126, and 128 that are formed in the direction of the depth of a substrate, and the zener diode 150 is formed by the N-type and P-type impurity diffusion regions 126 and 128.例文帳に追加

ＰＮＰバイポーラトランジスタ１６４は、基板の深さ方向に形成したＰ型、Ｎ型及びＰ型不純物拡散領域１２２，１２６，１２８にて形成され、ツェナーダイオード１５０は、Ｎ型及びＰ型不純物拡散領域１２６，１２８にて形成される。 - 特許庁

The semiconductor laser element 1 is formed by stacking, in a following sequence, an n-type semiconductor substrate 11, an n-type clad layer 12, an active layer 13, a p-type first clad layer 14, a current block layer 15, a p-type second clad layer 16, and a p-type contact layer 17.例文帳に追加

本発明の半導体レーザ素子１は、ｎ型半導体基板１１、ｎ型クラッド層１２、活性層１３、ｐ型第１クラッド層１４、電流ブロック層１５、ｐ型第２クラッド層１６、及びｐ型コンタクト層１７が、この順に積層されてなる。 - 特許庁

An optical waveguide core 102 is constructed by laminating: a p-type semiconductor layer 121; an n-type semiconductor layer 122; an insulating layer 123; a modulation layer 124 composed of a p-type semiconductor; an insulating layer 125; a p-type semiconductor layer 126; and an n-type semiconductor layer 127.例文帳に追加

光導波路コア１０２は、ｐ型半導体層１２１、ｎ型半導体層１２２、絶縁層１２３、ｐ型半導体からなる変調層１２４、絶縁層１２５、ｐ型半導体層１２６、ｎ型半導体層１２７が積層されて構成されている。 - 特許庁

On the surface part of the n-type semiconductor substrate 13, two anode p^+ type regions 16a, 16b are formed and two sink p-type regions 17a, 17b are formed so as to connect the anode p^+ type regions 16a, 16b to the buried n^+ type region 12.例文帳に追加

ｎ型半導体基板１３の表面部には、２つのアノードｐ^+ 型領域１６ａ、１６ｂが形成され、アノードｐ^+ 型領域１６ａ、１６ｂと埋め込みｎ^+ 型領域１２を接続するようにシンクｐ型領域１７ａ、１７ｂが形成されている。 - 特許庁

A P-type SiC area 30 is formed in a part of the surface layer of an N-type SiC epitaxial area 20, and a gate electrode is formed through a gate insulating film 40 on the surface of the P-type SiC area 30 and the surface of the N-type SiC epitaxial area 20 adjacent to this P-type SiC area 30.例文帳に追加

Ｎ型ＳｉＣエピタキシャル領域２０の表層の一部にＰ型ＳｉＣ領域３０を設け、Ｐ型ＳｉＣ領域３０とこれに隣接するＮ型ＳｉＣエピタキシャル領域２０の表面にゲート絶縁膜４０を介してゲート電極を設ける。 - 特許庁

The light receiving element has a PIN structure having a p^+-layer 2, a p-type epitaxial growth layer 3 formed on the p^+-layer, an n-type epitaxial growth layer 4 formed on the p-type epitaxial growth layer 3, and an n^+-diffusion layer 5 formed on the n-type epitaxial growth layer 4.例文帳に追加

受光素子は、Ｐ^＋層２と、Ｐ^＋層上に形成されるＰ型エピタキシャル成長層３と、Ｐ型エピタキシャル成長層３上に形成されたＮ型エピタキシャル成長層４と、Ｎ型エピタキシャル成長層４上に形成されるＮ^＋拡散層５から構成されるＰＩＮ構造を有する。 - 特許庁

Since the impurity diffusion prevention layer 8 composed of In_yGa_1-yN is formed in proximity to the active layer 5; p-type impurities existing in the p-type clad layer 10, the p-type second guide layer 9, etc. is accumulated in the impurity diffusion prevention layer 8, thereby preventing the diffusion of the p-type impurities into the active layer 5.例文帳に追加

活性層５に近接してＩｎ_yＧａ_1-yＮからなる不純物拡散防止層８を設けるため、ｐ型クラッド層１０やｐ型第２ガイド層９などの内部に存在するｐ型不純物を不純物拡散防止層８に蓄積でき、ｐ型不純物が活性層５に拡散しなくなる。 - 特許庁

A P-type high-concentration impurity diffusion layer 130 is provided in the region jointing to the ground wiring 130 of the silicon substrate 10, and a P-type semiconductor diffusion region 160 is provided in the region between the P-type high-concentration impurity diffusion layer 140 and the P-type well region 120.例文帳に追加

シリコン基板１０のグランド配線１３０を接合する領域には、Ｐ型高濃度不純物拡散層１４０が設けられ、このＰ型高濃度不純物拡散層１４０とＰ型ウエル領域１２０との間の領域には、Ｐ型半導体拡散領域１６０が設けられている。 - 特許庁

In a high-frequency switch, constituted of a finger-type MOSFET formed on an Si substrate, a p+-type well contact region 105 for applying a fixed potential to a p-type well 102 is formed in an element isolation layer 101, and a capacitor 109 is formed between the p+ well contact region 105 and the p-type well.例文帳に追加

Ｓｉ基板に形成されたフィンガー型MOSFETからなる高周波スイッチにおいて、ｐ型ウエル１０２に固定電位を与えるｐ＋型ウエルコンタクト領域１０５を素子分離層１０１の中に設け、ｐ＋型ウエルコンタクト領域１０５とｐ型ウエルとの間に容量１０９を設ける。 - 特許庁

A light emitting element according to the present invention includes an active layer 5 to emit light, p-type GaN layer 7 to coat the active layer 5, a p-type NiO_x film 8a formed on the p-type GaN layer 7, and an ITO film 8b formed to coat the p-type NiO_x film 8a.例文帳に追加

本発明による発光素子は、光を発生する活性層５と、活性層５を被覆するｐ−ＧａＮ層７と、ｐ−ＧａＮ層７の上に形成されたｐ−ＮｉＯ_ｘ膜８ａと、ｐ−ＮｉＯ_ｘ膜８ａを被覆するように形成されたＩＴＯ膜８ｂとを具備する。 - 特許庁

The relation between the distance Y between the second P-type drain diffusion layer 11d and the channel 9 in the first P-type drain diffusion layer 5d and the difference Xj in depth between the second P-type drain diffusion layer 11d and the first P-type drain diffusion layer 5d is expressed in an inequality: Y<Xj.例文帳に追加

第１Ｐ型ドレイン拡散層５ｄにおける第２Ｐ型ドレイン拡散層１１ｄ、チャネル９間の距離Ｙと、第２Ｐ型ドレイン拡散層１１ｄと第１Ｐ型ドレイン拡散層５ｄの深さの差Ｘｊとの間にＹ＜Ｘｊの関係が成り立っている。 - 特許庁

A sidewall P-conductivity-type region 4b having an impurity concentration higher than that of the front-surface-side P-conductivity-type regions 4a is formed on the surface-layer part of the sidewall of a second trench that reaches the P-conductivity-type region 2a piercing the front-surface-side P-conductivity-type regions 4a.例文帳に追加

このおもて面側Ｐ導電型領域４ａを貫通してＰ導電型領域２ａに達する第２トレンチの側壁の表層部には、おもて面側Ｐ導電型領域４ａよりも不純物濃度が高い側壁Ｐ導電型領域４ｂが設けられている。 - 特許庁

This means that, since a p+ type 4H-SiC anode layer 12 likened to a p-type substrate is fabricated by epitaxial growth, its crystal growth speed is slower than for a p-type substrate fabricated by bulk growth, so that excellent crystal quality is obtained even when the concentration of aluminum which is a p-type dopant is increased.例文帳に追加

つまり、ｐ型基板に見立てるｐ＋型４Ｈ-ＳｉＣアノード層１２は、エピタキシャル成長により作製するから、バルク成長で作製されるｐ型基板に比べて結晶成長速度が遅く、ｐ型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。 - 特許庁

The photodiode has a P-type doping region, an intrinsic region joined to the P-type doping region, and respective metal electrodes arranged on the P-type doping region and intrinsic region to apply voltage to the P-type doping region and intrinsic region.例文帳に追加

ここで、前記フォトダイオードはＰ型ドーピング領域、前記Ｐ型ドーピング領域と接合される真性領域、及び前記Ｐ型ドーピング領域と前記真性領域上において前記Ｐ型ドーピング領域と前記真性領域に電圧を印加するためのそれぞれの金属電極が配置される。 - 特許庁

The other end 50 of the P-type diffusion resistance 40 is connected electrically to the N-type well 8 and the N-type diffusion layer 2.例文帳に追加

又、Ｐ型拡散抵抗４０の他端５０は、Ｎ型ウェル８とＮ型拡散層２とに電気的に接続される。 - 特許庁

The p-type clad region 15, the first i-type buried layer 35 and the n-type buried layer 33 form a pin structure.例文帳に追加

ｐ型クラッド領域１５、第１のｉ型埋め込み層３５及びｎ型埋め込み層３３がｐｉｎ構造を成す。 - 特許庁

In the plurality of P-type body layers 6, an N^+-type first source layer 7 and an N^+-type second source layer 9 are alternately formed.例文帳に追加

複数のＰ型ボディ層６にはＮ＋型第１ソース層７とＮ＋型第２ソース層９を交互に形成する。 - 特許庁

A mesh-like deep n-type well 113 is provided in contact with undersurfaces of the p-type well 107 and the n-type well 109.例文帳に追加

Ｐ型ウェル１０７、Ｎ型ウェル１０９の下面に接して、メッシュ状のディープＮ型ウェル１１３が設けられている。 - 特許庁