「P- type」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

An N+-type diffusion region 9 is formed around a P-type isolation layer 8 which is formed on an N-type epitaxial layer 4.例文帳に追加

Ｎ型エピタキシャル層４に形成されたＰ型アイソレーション層８の周囲にＮ＋型拡散領域９を形成する。 - 特許庁

At the circumference of the N+ type area 5, a P+ type diffusion area 10 formed by diffusing a P+ type area 8B deeply has the same function with a guard ring.例文帳に追加

Ｎ＋型領域５の周囲において、Ｐ＋型領域８Ｂを深く拡散して形成したＰ＋型拡散領域１０がガードリングと同等の機能を有する。 - 特許庁

The method further comprises a step of sequentially laminating a polysilicon film 331 containing an impurity for imparting a P-type conductivity type and a P-type well 332 in this order on the film 352.例文帳に追加

絶縁膜３５２上に、Ｐ型の導電型を与える不純物を含んだポリシリコン膜３３１およびＰ型のウェル部分３３２をこの順に積層する。 - 特許庁

Furthermore, a p-type well 42d, and the like, are formed in an n^--type layer 42a, and the like, composed of the active layer 2c, and a semiconductor element is formed in the p-type well 42d.例文帳に追加

また、活性層２ｃにて構成されるｎ^-型層４２ａ等の中にｐ型ウェル４２ｄ等を形成し、このｐ型ウェル４２ｄ内に半導体素子を形成する。 - 特許庁

Between a P type base layer 5 consisting of silicon and an N- type base layer 3, a P type carrier blocking layer consisting of a composition of germanium having a band gap narrower than that of silicon, and silicon.例文帳に追加

シリコンからなるＰ型ベース層５とＮ−型ベース層３の間にシリコンよりバンドギャップの狭いゲルマニュームとシリコンの組成物からなるＰ型キャリア阻止層を形成する。 - 特許庁

A transparent layer 20, an N type layer 14, a P type layer 16, and a P type ohmic layer 22 are formed sequentially on a sapphire substrate 10 thus forming a PN junction light emitting element.例文帳に追加

サファイア基板１０上に順次透明層２０、Ｎ型層１４、Ｐ型層１６、Ｐ型オーミック層２２を形成し、ＰＮ接合型発光素子を形成する。 - 特許庁

An anode electrode 18 comes into contact with the p-type diffusion layer 14, and a cathode electrode 19 comes into contact at the same time with the p-type diffusion layer 15 and the n+-type diffusion layer 16.例文帳に追加

アノード電極１８はｐ型拡散層１４にコンタクトし、カソード電極１９はｐ型拡散層１５とｎ^+型拡散層１６に同時にコンタクトする。 - 特許庁

A p type well 4 is then formed in the lightly doped n type epitaxial layer 3 and a photoelectric converting part 5 and a charge transfer part 7 are formed in the p type well 4.例文帳に追加

前記低濃度ｎ型エピタキシャル層３内にｐ型ウェル４を形成し、前記ｐ型ウェル４内に光電変換部５および電荷転送部７を形成した。 - 特許庁

The semiconductor multilayer structure 3 is provided with an n-type contact layer 11, an active layer 12, a p-type electron stopping layer 13 and a p-type contact layer 14 sequentially from the substrate 2 side.例文帳に追加

半導体積層構造３は、基板２側から順に、ｎ型コンタクト層１１と、活性層１２と、ｐ型電子阻止層１３と、ｐ型コンタクト層１４とを備えている。 - 特許庁

The n-type region in the end of the low-concentration drain region of the high-withstand voltage MISFET is prevented from becoming p-type when the channels are doped with the p-type impurity by optimizing the doping.例文帳に追加

高耐圧ＭＩＳＦＥＴの低濃度ドレイン領域の端部のＮ型領域がチャネルドープによりＰ型化することをチャネルドープの最適化により防止した。 - 特許庁

A p-type partition region 7, whose impurity concentration is higher than that of a part adjacent to a second main surface, is arranged on a prescribed region of a first main surface side of a p-type partition type 1b.例文帳に追加

ｐ型仕切り型１ｂの第一主面側の所定領域に、第二主面に近い部分より純物濃度の高いｐ型仕切り領域７を設ける。 - 特許庁

A p-type body area 14 is formed on a p-type semiconductor substrate 11, and an n^+-type source area 15 is formed on the surface of the body area 14.例文帳に追加

ｐ型半導体基板１１上にはｐ型ボディ領域１４が形成され、ボディ領域１４の表面領域にはｎ+型ソース領域１５が形成されている。 - 特許庁

Then, the channel area 380 consists of a P^- type gate semiconductor area 250, an N^- type berried channel area 260, and a P^- type body semiconductor area 252.例文帳に追加

そして、チャネル領域３８０は、Ｐ- 型ゲート半導体領域２５０と、Ｎ- 型埋込チャネル領域２６０、及びＰ- 型ボディ半導体領域２５２から構成される。 - 特許庁

Moreover, the memory cell region Cell includes the substrate 1 and a p-type deep well region 5a that is formed under the p-type well region 2 and the n-type well region 3.例文帳に追加

また、メモリセル領域Ｃｅｌｌは、基板１とｐ型ウェル領域２及びｎ型ウェル領域３の下に形成されたｐ型深ウェル領域５ａを備える。 - 特許庁

The guard ring layer 11 comprises a p-type GaN layer formed on the n-type GaN layer 5 to face the wall surface 9 in the p-type GaN layer 6 with a space.例文帳に追加

ガードリング層１１は、ｐ型ＧａＮ層６における壁面９に間隔を開けて対向するようにｎ型ＧａＮ層５上に形成されたｐ型ＧａＮ層からなる。 - 特許庁

The contact hole on the p-type diffused layer 14 is covered with a photoresist mask to remove a part of the region implanted by the p-type dopants from the n-type diffused layer 13.例文帳に追加

ｐ型拡散層１４上のコンタクトホールをフォトレジストマスクで覆い、ｎ型拡散層１３からｐ型ドーパントを注入された領域の一部を除去する。 - 特許庁

This charge pump is formed with P-type well regions 31, 32 in N-type well regions 21, 22 which are formed on a P-type semiconductor substrate 10 respectively.例文帳に追加

チャージポンプ装置において、Ｐ型半導体基板１０上に形成されたＮ型ウエル領域２１，２２内にそれぞれＰ型ウエル領域３１、３２が形成されている。 - 特許庁

An n-type AlGaInP block layer 13 having approximately the same refractive index as the p-type AlGaInP clad layer 8 is formed on the side of a ridge formed on the p-type AlGaInP clad layer 8.例文帳に追加

また、Ｐ型AlGaInPクラッド層８上に形成されたリッジ部の側方に、Ｐ型AlGaInPクラッド層８と略同等の屈折率を有するＮ型AlGaInPブロック層１３を形成する。 - 特許庁

Before occurrence of meeting of the n-type GaN layer 12, a dopant is switched to a p-type dopant and lateral growth is performed until perfect meeting of a p-type GaN layer 13.例文帳に追加

ｎ型ＧａＮ層１２の会合が起きる前にドーパントをｐ型ドーパントに切り替え、ｐ型ＧａＮ層１３が完全に会合するまで横方向成長を行う。 - 特許庁

The semiconductor layer constituting the transdermal treatment member layer 10 is formed by mixing N-type or P-type or N and P mixed type semiconductor powder with an adhesive or the like.例文帳に追加

経皮治療部材層１０を構成する半導体層は、接着剤等にＮ型、またはＰ型、または両者混合の半導体のパウダーを混入させる。 - 特許庁

The MOS transistor for switching is formed in a P-type well 23 formed in an N-type well 22 formed on the P-type semiconductor substrate 11.例文帳に追加

そして、そのスイッチング用のＭＯＳトランジスタを、Ｐ型半導体基板１１に形成されたＮ型ウエル２２内にさらに形成されたＰ型ウエル２３内に、形成するようにした。 - 特許庁

A first p-type semiconductor coating liquid is discharged from a discharge port 12 of the coating device 1 to form a first p-type semiconductor layer 24 on the n-type semiconductor layer 23.例文帳に追加

次に、ｎ型半導体層２３上に、塗布装置１の吐出口１２から第１のｐ型半導体塗布液を吐出して、第１のｐ型半導体層２４を形成する。 - 特許庁

Therefore, the sufficient range of the P-type diffusion condition can be obtained freely in the P^+-type embedded diffusion layer formed on the N^+-type embedded diffusion layer 11.例文帳に追加

したがって、Ｎ^＋型埋め込み拡散層１１上に形成するＰ^＋型埋め込み拡散層におけるＰ型拡散条件の範囲を十分に確保することが自在となる。 - 特許庁

By forming the 2nd emitter n^+-type source layer 6 after forming a body p-type layer 4 with high density, the resistance of the body p-type layer 4 is enhanced and the surge tolerance is secured.例文帳に追加

また、ボディＰ型層４を高濃度で形成した後、２ｎｄエミッタＮ^＋型ソース層６を形成することで、ボディＰ型層４の抵抗を高め、サージ耐量を確保する。 - 特許庁

Further, a p-type diffusion layer 8 is provided on the p-type layer 3', and the protective resistor 9 is provided on the n-type diffusion layer 6' via a separation insulation film 7.例文帳に追加

さらに、ｐ型埋め込み層３´の上にはｐ型拡散層８が、ｎ型拡散層６´の上には分離絶縁膜７を介して保護抵抗９が設けられている。 - 特許庁

Further, an avalanche current is made to flow directly from the p-type body region 70 to a source electrode via the p^+-type region 60 rather than the n^+-type source region 50.例文帳に追加

そして、アバランシェ電流を、ｐ型ボディ領域７０からｎ＋型ソース領域５０を介さずに、ｐ＋型領域６０を介してソース電極に直接流す。 - 特許庁

An n-type turn-off channel layer 8 is formed inside the p-type base layer 4 in such a manner that it contacts the side surface of the groove 5, and a p-type drain layer 9 is formed on its surface.例文帳に追加

ｐ型ベース層４内には、溝５の側面に接してｎ型ターンオフ用チャネル層８が形成され、その表面にｐ型ドレイン層９が形成される。 - 特許庁

On the semiconductor laminate portion 3, an n-type clad layer 11, an active layer 12, a p-type clad layer 13, and a p-type contact layer 14 are laminated in this order from the side of the substrate 2.例文帳に追加

半導体積層部３には、ｎ型クラッド層１１と、活性層１２と、ｐ型クラッド層１３と、ｐ型コンタクト層１４とが基板２側から順に積層されている。 - 特許庁

A P-type transistor cap film 108 is formed by introducing an ion 107 to the N-type transistor cap film 104 located in the P-type transistor area Rp.例文帳に追加

Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７を導入することにより、Ｐ型トランジスタ用キャップ膜１０８を形成する。 - 特許庁

In the semiconductor laminate 6; an n-type clad layer 9, an active layer 11, a p-type clad layer 13, and a p-type contact layer 15 are laminated successively on a substrate 7.例文帳に追加

半導体積層部６は、基板７上に、ｎ型クラッド層９、活性層１１、ｐ型クラッド層１３、及びｐ型コンタクト層１５が順次積層されてなる。 - 特許庁

A trench gate 2 is formed so as to penetrate the p-type channel layer 103 from the surface of the p-type channel layer 103 and reach the n-type semiconductor layer 102.例文帳に追加

トレンチゲート２は、Ｐ型チャネル層１０３の表面からそのＰ型チャネル層１０３を貫いてＮ型半導体層１０２に達するように形成されている。 - 特許庁

An n^+ type semiconductor region 21, and a p-type semiconductor region 22 and a p^+ type semiconductor region 23 around the region 21 are arranged on the Zener zap diode semiconductor layer 13.例文帳に追加

このツェナーザップダイオード半導体層１３にＮ^＋型半導体領域２１とこれを包囲するＰ型半導体領域２２及びＰ^＋型半導体領域２３を設ける。 - 特許庁

Then, p type impurity is introduced to a semiconductor substrate 1 by using a photo-resist 23 as a mask, and p type wells 6a-6c are formed in the surface layers of n type wells 3a-3c.例文帳に追加

そして、フォトレジスト２３をマスクとして半導体基板１にｐ型不純物を導入し、ｎ型ウェル３ａ〜３ｃの表層にｐ型ウェル６ａ〜６ｃを形成する。 - 特許庁

In a diode, having a function of a P-type layer and an N-type layer, the P-type layer has a main junction part a, and a junction part having density different from that at the main junction part a.例文帳に追加

Ｐ型層とＮ型層が接合されたダイオードにおいて、Ｐ型層は、メイン接合部ａ、及びメイン接合部ａとは濃度が異なる接合部を有する。 - 特許庁

The protection circuit has a P-type well connected to the low-potential wiring and an N-type well adjacent to the P-type well and connected to the high-potential wiring.例文帳に追加

保護回路は、低電位配線に接続されているＰ型ウェルと、Ｐ型ウェルと隣接しており、高電位配線に接続されているＮ型ウェルを備えている。 - 特許庁

This P-N junction light emitting element is formed by sequentially forming an N-type GaN layer 12, an N-type GaN-based layer 14, and a P-type GaN-based layer 16 on a sapphire substrate 10.例文帳に追加

サファイア基板１０上に順次Ｎ型ＧａＮ層１２、Ｎ型ＧａＮ系層１４、Ｐ型ＧａＮ系層１６を形成し、ＰＮ接合型発光素子を形成する。 - 特許庁

In other words, under the boundary region of the base contact region 14, the P-type base region 12 and the N-type region 21 constitute a P-N type parasitic diode.例文帳に追加

言い換えれば、ベースコンタクト領域１４の境界部の下方において、Ｐ型のベース領域１２およびＮ型領域２１によりＰＮ型の寄生ダイオードが形成されている。 - 特許庁

Further, it is preferable that a p+ layer 3 and a p-type electrode 5 connected to the p+ layer and wire-connected to the cathode electrode are provided on an upper surface of the p-type substrate positioned to the outside of the n-well layer.例文帳に追加

さらに、ｎウェル層の外側に位置するｐ型基板の上部表面には、ｐ＋層３と、該ｐ＋層に接続しかつカソード電極に結線されたｐ型電極５と、を更に備えることが好ましい。 - 特許庁

The semiconductor device having an N-type SiC layer 3, which has a hexagonal crystal structure, a P-type SiC region 4 provided on the main plane of the N-type SiC layer 3, and a P-type conductive layer 6 provided on the surface of the P-type SiC region 4, wherein the P-type SiC region 4 includes cubic structure SiC in the part touching the P-type conductive layer 6.例文帳に追加

六方晶構造を有するＮ型ＳｉＣ層３と、Ｎ型ＳｉＣ層３の主面に設けられたＰ型ＳｉＣ領域４と、Ｐ型ＳｉＣ領域４の表面上に設けられたＰ型導電層６と、を備え、Ｐ型ＳｉＣ領域４のうちのＰ型導電層６に接する部分は、立方晶構造のＳｉＣを含むことを特徴とする半導体装置が提供される。 - 特許庁

To accurately form an n-type high-concentration impurity region doped with only n-type impurities and an n-type low-concentration impurity region doped with n-type impurities and p-type impurities, by self-alignment when forming the n-type high-concentration impurity region and the p-type low-concentration impurity region on a semiconductor substrate adjacently to each other.例文帳に追加

半導体基板にｎ型不純物のみを導入したｎ型高濃度不純物領域と型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域と隣接して形成する際、セルフアライメントにより高精度に形成する。 - 特許庁

The p-type GaAs single crystal has an average dislocation density of ≤100/cm^-2 and contains Si, Zn, B and In as dopants.例文帳に追加

本発明のp型GaAs単結晶は、平均転位密度100cm^-2以下のp型GaAs単結晶であって、ドーパントとして、Si，Zn，B，及びInを含有することを特徴とする。 - 特許庁

Subsequently, a p-electrode 12 is formed on the p-type layer 13, and the p-electrode 12 is bonded to a support substrate 10 via a metal layer 11.例文帳に追加

次に、ｐ型層１３上にｐ電極１２を形成し、ｐ電極１２と支持基板１０とを金属層１１を介して接合する。 - 特許庁

The P-type semiconductor region 14 is formed simultaneously with the formation of a p^- impurity region and a p^+ impurity region of another transistor.例文帳に追加

Ｐ型半導体領域１４は、他のトランジスタのｐ-不純物領域およびｐ+不純物領域を形成する際に同時に形成されている。 - 特許庁

An n+-type source layer 4 is formed on the surface of the p-type well layer 2, and an n+-type drain layer 6 is formed on the surface of the n-type drift layer 3.例文帳に追加

ｐ型ウエル層２の表面にｎ^+ 型ソース層４が形成され、ｎ型ドリフト層３の表面にｎ^+ 型ドレイン層６が形成される。 - 特許庁

An n-type buffer layer 2, an n^--type drift layer 3, and a p-type base layer 5 are laminated on an n^+-type 4H-SiC substrate 1 in this order.例文帳に追加

ｎ^+型４Ｈ−ＳｉＣ基板１の上に、ｎ型バッファー層２と、ｎ^-型ドリフト層３と、ｐ型ベース層５とが、この順に積層されている。 - 特許庁