P- typeの部分一致の例文一覧と使い方
該当件数 : 9428件
The power supply ground-pair transmission line 20 is connected to the drain layer 3 of the driver transistor 10 and a P^+-type layer 7 in a P-type well 2.例文帳に追加
そして、電源グランドペア伝送線路20はドライバトランジスタのドレイン層3、Pウエル2中のP^+層7にそれぞれ接続される。 - 特許庁
ファイルの選択:"\\f2\\-p\\f1 \\f2\\-\\-intermix-type\\f1"指定位置に依存するパラメーターオプションの使用を許す。 - JM
The p-side contact layer includes a plurality of protrusions protruding in a first direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加
p側コンタクト層は、n形半導体層からp形半導体層に向かう第1方向に突出した複数の突起部を含む。 - 特許庁
The second cladding region 23 includes a first p-type group III nitride semiconductor layer 27 and a second p-type group III nitride semiconductor layer 29.例文帳に追加
第2のクラッド領域23は、第1p型III族窒化物半導体層27及び第2p型III族窒化物半導体層29を含む。 - 特許庁
GALLIUM NITRIDE LIGHT EMITTING ELEMENT WITH P-TYPE DOPANT MATERIAL DIFFUSION PREVENTING LAYER例文帳に追加
p型ドーパント材料拡散防止層付き窒化ガリウム系発光素子 - 特許庁
METHOD OF FORMING P-TYPE ELECTRODES OF GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LAYER例文帳に追加
窒化ガリウム系化合物半導体層のp型電極形成方法 - 特許庁
HEAT TREATING METHOD FOR P-TYPE GALLIUM NITRIDE COMPOUND SEMICONDUCTOR CRYSTAL例文帳に追加
P型窒化ガリウム系化合物半導体結晶の熱処理方法 - 特許庁
The p-type organic semiconductor film (6) acts to improve collapse.例文帳に追加
このp型有機半導体膜(6)の働きでコラプスが改善される。 - 特許庁
LOW RESISTANCE p-TYPE SINGLE CRYSTAL OF ZINC OXIDE AND ITS PRODUCTION例文帳に追加
低抵抗p型単結晶酸化亜鉛およびその製造方法 - 特許庁
The p-type second and p^+-type third diffused layers 12 and 13 are formed in two steps as the emitter layer of the thyristor.例文帳に追加
サイリスタのエミッタ層として、P型の第二拡散層12およびP^+型の第三拡散層13の二段形成を行っている。 - 特許庁
Impurity in a p-type semiconductor layer is activated by plasma.例文帳に追加
プラズマによりp型半導体層中の不純物を活性化する。 - 特許庁
P-TYPE ACTIVATING METHOD OF GROUP III NITRIDE COMPOUND SEMICONDUCTOR例文帳に追加
III族窒化物系化合物半導体のp型活性化方法 - 特許庁
FERROMAGNETIC P-TYPE SINGLE CRYSTAL OF ZINC OXIDE AND ITS PRODUCTION例文帳に追加
強磁性p型単結晶酸化亜鉛およびその製造方法 - 特許庁
To provide an oxide semiconductor which shows clear p-type conduction.例文帳に追加
明確なp型伝導を示す酸化物半導体を提供する。 - 特許庁
The active region includes at least one additonal p type layer.例文帳に追加
活性領域は、少なくとも1つの付加的なp型層を含む。 - 特許庁
To improve self priming performance and pump efficiency of a swash plate type piston pump.例文帳に追加
斜板式ピストンポンプ(P)の自吸性能やポンプ効率を向上させる。 - 特許庁
METHOD OF IMPROVING P-TYPE CONDUCTIVITY OF Mg-DOPED GROUP III NITRIDE SEMICONDUCTOR AND MANUFACTURING METHOD OF P-TYPE GROUP III NITRIDE SEMICONDUCTOR例文帳に追加
MgドープIII族窒化物半導体のP型導電性向上方法およびP型III族窒化物半導体の製造方法 - 特許庁
To realize a p-type III nitride semiconductor having a high carrier concentration by improving the activation ratio of ion-implanted P-type impurities.例文帳に追加
イオン注入したp型不純物の活性化率を高くして、キャリア濃度の高いp型III族窒化物半導体を実現する。 - 特許庁
The first region 13a-1 includes a ridge portion of p-type conductivity.例文帳に追加
第1領域13a−1は、p型導電性のリッジ部を含む。 - 特許庁
To stably improve the activation rate of p-type impurities of a nitride semiconductor into which the p-type impurities are introduced.例文帳に追加
p型不純物が導入された窒化物半導体におけるp型不純物の活性化率を安定して向上できるようにする。 - 特許庁
An anode electrode 18 of the p-type semiconductor area 16 is formed.例文帳に追加
p形半導体領域16のアノード電極18を設ける。 - 特許庁
A current diffusion layer D, a P-type gallium nitride layer P, and an N-type gallium nitride layer N are etched at the same time until a substrate B is exposed.例文帳に追加
基板Bが露出するまで電流拡散層D、p型窒化ガリウム層P、及びn型窒化ガリウム層Nを一度にエッチングする。 - 特許庁
The first p-type group III nitride semiconductor layer 27 is provided between the second p-type group III nitride semiconductor layer 29 and the active layer 25.例文帳に追加
第1p型III族窒化物半導体層27は第2p型III族窒化物半導体層29と活性層25との間に設けられる。 - 特許庁
The oxide layer is made from a p-type transition metal oxide.例文帳に追加
前記酸化物層は、p型遷移金属酸化物から形成される。 - 特許庁
Only a p-type body layer 103 and a P^+-type diffusion region 104 are formed in a mesa between the gate trenches 110.例文帳に追加
また、ゲートトレンチ110の間のメサ部には、P型ボディ層103およびP^+型拡散領域104のみが形成されている。 - 特許庁
Then, the p-type impurities in the gate electrodes 17' of the polysilicon films 17 are activated by heat treatment to obtain p-type gate electrodes.例文帳に追加
熱処理によって、ポリシリコン膜17からなるゲート電極17’中のp型不純物を活性化させ、p型のゲート電極を得る。 - 特許庁
SEMICONDUCTOR DEVICE INCLUDING P-TYPE GROUP-III NITRIDE SEMICONDUCTOR LAYER例文帳に追加
p型のIII族窒化物半導体層を含む半導体装置 - 特許庁
Since the output potential LV is applied to a P-type semiconductor substrate 10, the potential of the P-type semiconductor substrate becomes -VDD.例文帳に追加
出力電位LVはP型半導体基板10に印加されるので、P型半導体基板10の電位は−VDDになる。 - 特許庁
In the Source Editor, change the content of the newly created page to the following:headmeta http-equiv=Content-Type content=text/html; charset=UTF-8titleLogin Success/title/headbodyh1Congratulations!/h1pYou have successfully logged in./ppYour name is: ./ppYour email address is: ./p/body 例文帳に追加
ソースエディタで新しく作成されたページの内容を次のように変更します。 headmeta http-equiv=Content-Type content=text/html; charset=UTF-8titleLogin Success/title/headbodyh1Congratulations!/h1pYou have successfully logged in./ppYour name is: ./ppYour email address is: ./p/body - NetBeans
Then, n-type TFT forming region and a pixel electrode forming region are covered by a resist film, and p-type impurities are injected to the polysilicon film 123 of the p-type TFT forming region so as to form a p-type source/drain region.例文帳に追加
次いで、n型TFT形成領域及び画素電極形成領域をレジスト膜で覆い、p型TFT形成領域のポリシリコン膜123にp型不純物を注入して、p型ソース/ドレイン領域を形成する。 - 特許庁
To actualize an n-type, a p-type MIS transistor having a low threshold voltage by increasing the effective work function of the p-type MIS transistor, while suppressing thickening of the converted film thickness of an oxide film of a gate insulating film of the p-type MIS transistor.例文帳に追加
p型MISトランジスタのゲート絶縁膜の酸化膜換算膜厚の厚膜化を抑制しつつ、p型MISトランジスタの実効仕事関数を増加させて、低閾値電圧を有するn型,p型MISトランジスタを実現する。 - 特許庁
To lower a resistance of a p-type semiconductor layer group in a semiconductor device with a p-type semiconductor layer group and an n-type semiconductor layer group laminated on a predetermined wafer so that the p-type semiconductor layer group is satisfactorily activated for a practical use.例文帳に追加
所定の基板上において、p型半導体層群及びn型半導体層群が積層されてなる半導体素子において、前記p型半導体層群が十分に活性化処理されて実用に足るべく低抵抗化する。 - 特許庁
To provide a light emitting device capable of suppressing a leakage current between a p-type semiconductor layer and an n-type semiconductor layer, and of sufficiently keeping p-n isolation between the p-type semiconductor layer and the n-type semiconductor layer, which improves the emission intensity.例文帳に追加
p型半導体層とn型半導体層との間のリーク電流を抑制し、p型半導体層とn型半導体層とのpn分離を十分に確保して発光強度を向上させる発光素子を提供する。 - 特許庁
The epitaxial wafer for light-emitting diode has a double heterostructure, wherein a p-type GaAlAs clad layer 3, a p-type GaAlAs active layer 2, and an n-type GaAlAs clad layer 1 are formed successively on a p-type GaAs substrate 4.例文帳に追加
発光ダイオード用エピタキシャルウェハは、p型GaAs基板4上に、p型GaAlAsクラッド層3、p型GaAlAs活性層2、n型GaAlAsクラッド層1を順次形成したダブルヘテロ構造をしている。 - 特許庁
In the trench 6, a p-type gate layer 9 made of GaN containing a p-type impurity is buried inside the n-type channel layer 8, and a gate electrode 10 is formed on an outermost surface 15 of the p-type gate layer 9.例文帳に追加
トレンチ6において、n型チャネル層8の内側には、p型不純物を含むGaNからなるp型ゲート層9が埋設されており、p型ゲート層9の最表面15には、ゲート電極10が形成されている。 - 特許庁
Over them, n-type GaN light-guide layers 3a and 3b, InGaN active layers 4a and 4b, p-type GaN light-guide layers 5a and 5b, p-type AlGaN clad layers 7a and 7b, and p-type contact layers 8a and 8b, are sequentially formed.例文帳に追加
これらの上に、n型GaN光導波層3a,3b、InGaN活性層4a,4b、p型GaN光導波層5a,5b、p型AlGaNクラッド層7a,7b、p型コンタクト層8a,8bが順次形成される。 - 特許庁
A P-conductivity-type region 2a is formed on the surface side of an N-conductivity-type semiconductor substrate 1 while a front-surface-side P-conductivity-type region 4a is formed selectively in a surface-layer part of the P-conductivity-type region 2a.例文帳に追加
N導電型半導体基板1のおもて面側にはP導電型領域2aが設けられており、P導電型領域2aの表層部には、選択的におもて面側P導電型領域4aが設けられている。 - 特許庁
The source and drain regions 31 include a p-type low concentration impurity region 29 contain relatively low impurity concentration of the first conductivity type and a p-type high concentration impurity region 30 containing relatively high p-type impurity concentration.例文帳に追加
ソースおよびドレイン領域31は、相対的に第1導電型の不純物濃度が小さいp型低濃度不純物領域29と、相対的にp型不純物濃度が大きいp型高濃度不純物領域30とを含む。 - 特許庁
N-type epitaxial layer 102 having appropriate resistance is deposited on an N-type substrate 101 which is doped to high concentration, and a p-type dose is implanted with a gate 205 masked to form p-type body 210 and P well region 103.例文帳に追加
高濃度ドープにされたN型基板101上に適切な抵抗率のN型エピタキシヤル層102を堆積しゲート205部をマスクしてP型ドーズを注入し、P型ボデー210及びP井戸領域103を形成する。 - 特許庁
The optoelectronic device includes a P-type semiconductor substrate, an N-type transparent amorphous oxide semiconductor (TAOS) layer located on a surface of the P-type semiconductor substrate, and a rear electrode on another surface of the P-type semiconductor substrate.例文帳に追加
光電デバイスが、P型半導体基板と、P型半導体基板の一表面上に位置するN型透明非結晶酸化物半導体(TAOS)層と、P型半導体基板の他表面上にある後電極とを含む。 - 特許庁
In Fig.(a) and Fig.(b) being an equivalent circuit thereof, p-diffusion is carried out in an n-well (n-type well) 220 of a p-type substrate 210 to form p-n-p structures 230 and 240 (refer to right and left rectangles in the well) by utilizing the p-type substrate under the n-well 220.例文帳に追加
(a)とその等価回路である(b)において、p型基板210のn−well(n型ウエル)220内にp拡散を行い、n−well220の下のp型基板を利用してp−n−p構造230,240(ウエル内の左と右の長方形参照)を作る。 - 特許庁
The diamond field effect transistor has a P-type nitride layer containing at least one of Al, Ga, B and In on P-type diamond, and also includes: a source electrode and a drain electrode coming in electric ohmic contact with a heterojunction between the P-type diamond and P-type nitride layer; and a gate electrode on the P-type nitride layer between the source electrode and the drain electrode.例文帳に追加
P型ダイヤモンド上に、少なくともAl、Ga、B、Inの1つを含むP型窒化物層を有し、P型ダイヤモンドとP型窒化物層との間のヘテロ接合に電気的にオーミック接触するソース電極およびドレイン電極と、ソース電極とドレイン電極との間のP型窒化物層上にゲート電極を有することを特徴とする。 - 特許庁
In the p-type layer of a nitride semiconductor light emitting element, activation rate of p-type impurities is increased by decreasing hydrogen concentration during growth of a p-type clad layer 6, and crystallinity is recovered by increasing hydrogen concentration during growth of a p-type contact layer 7, thus balancing the electrical characteristics and crystallinity of the p-type layer totally.例文帳に追加
窒化物半導体発光素子のp型半導体層において、p型クラッド層6の成長時の水素濃度を小さくして、p型不純物の活性化率を高め、p型コンタクト層7の成長時の水素濃度を大きくして、結晶性を回復することで、p型半導体層における電気的特性と結晶性の調和を総合的に図る。 - 特許庁
In the p-type layer of a nitride semiconductor light emitting element, activation rate of p-type impurities is increased by decreasing hydrogen concentration during growth of a p-type clad layer 6 and crystallinity is recovered by increasing hydrogen concentration during growth of a p-type contact layer 7 thus balancing the electrical characteristics and crystallinity of the p-type layer totally.例文帳に追加
窒化物半導体発光素子のp型層において、p型クラッド層6の成長時の水素濃度を小さくして、p型不純物の活性化率を高め、p型コンタクト層7の成長時の水素濃度を大きくして、結晶性を回復することで、p型層における電気的特性と結晶性の調和を総合的に図る。 - 特許庁
As a result, an n-type extension layer 16 is formed on the front surface of the p-type pocket layer 14.例文帳に追加
この結果、P型ポケット層14の表面にN型エクステンション層16が形成される。 - 特許庁
In this semiconductor device, an n-type impurity region 121 is formed in a main surface of a p^--type substrate 200.例文帳に追加
p^-基板200の主面内にはn型不純物領域121が形成されている。 - 特許庁
A substrate 10 is a first-conductive-type, for example, a p-type semiconductor substrate (for example, a silicon substrate).例文帳に追加
基板10は第1導電型、例えばp型の半導体基板(例えばシリコン基板)である。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
| © 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|