「SNAPBACK」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

According to this operation, the drain current value upon generating the snapback phenomenon can be enlarged.例文帳に追加

これにより、スナップバック現象が発生する時のドレイン電流値を大きくすることができる。 - 特許庁

To reduce snapback which occurs during reverse current flow in a diode element caused by breakdown.例文帳に追加

ブレークダウンによりダイオード素子に逆方向電流が流れる際に発生するスナップバックを低減する。 - 特許庁

To improve ESD resistance by increasing a drain current value upon generating snapback phenomenon.例文帳に追加

スナップバック現象が発生する時のドレイン電流値を大きくすることによって、ＥＳＤ耐量を改善する。 - 特許庁

The snapback device includes the advantage of a low breakdown voltage which enables the snapback device to snap back into the bipolar mode before any damage is done to active circuit components due to exceeding their breakdown voltage.例文帳に追加

スナップバック・デバイスは破壊電圧が低く、能動回路部品の破壊電圧を超えたことによりそれらに損傷が及ぶ前にスナップバック・デバイスがバイポーラ・モードにスナップバックすることができるという利点を有する。 - 特許庁

To reduce the snapback voltage of an IGBT element in an IGBT having freewheel diodes of inverse-parallel connection in the same chip.例文帳に追加

同一チップ内に逆並列接続した環流ダイオードを有するＩＧＢＴにおいて、ＩＧＢＴ素子のスナップバック電圧を低減する。 - 特許庁

Snapback of the diode element (10) can be reduced by controlling current amplification with the control of a resistance value of the third semiconductor region (3).例文帳に追加

第３の半導体領域（３）の抵抗値制御を行って、電流増幅率の制御によりダイオード素子（１０）のスナップバックを低減できる。 - 特許庁

This snapback device is capable of carrying considerable currents at a reduced voltage once it snaps back into a bipolar operation mode after its trigger point is achieved.例文帳に追加

スナップバック・デバイスは、それのトリガ点に達した後でひとたびバイポーラ動作モードにスナップバックすると低い電圧でかなりの電流を搬送することができる。 - 特許庁

To provide a snapback device functioning as a semiconductor protection circuit for preventing damage to an integrated circuit due to events such as electrostatic discharge.例文帳に追加

静電放電などの事象による集積回路への損傷を防ぐために半導体保護回路として機能するスナップバック・デバイスを提供すること。 - 特許庁

In order to make snapback phenomenon easy to generate in the drain breakdown voltage at the time of inversion, the channel length is shortened, and a gate insulating film 6 is made thin.例文帳に追加

反転時のドレイン耐圧はスナップバック現象を発生しやすくするためにチャネル長を短くするとともに、ゲート絶縁膜６を薄くした。 - 特許庁

To develop a semiconductor protective structure resisting to electrostatic discharge especially in the respect of reducing a snapback voltage.例文帳に追加

本発明の基礎となる課題は、静電放電に対する半導体保護構造体を、とりわけスナップバック電圧の低減の点でさらに発展することである。 - 特許庁

To provide a semiconductor device with an RC-IGBT element allowing an FWD element to be uniformly operated and suppressing snapback of an FWD element.例文帳に追加

ＲＣ−ＩＧＢＴ素子を備え、ＦＷＤ素子を均一に動作させるとともに、ＦＷＤ素子のスナップバックを抑制することのできる半導体装置を提供する。 - 特許庁

To provide an insulated-gate semiconductor device which improves snapback characteristics by a simple manufacturing process while suppressing the increase in on-state resistance, and to provide its manufacturing method.例文帳に追加

オン抵抗の増加を抑制しつつ，簡素な製造プロセスでスナップバック特性を改善する絶縁ゲート型半導体装置およびその製造方法を提供すること。 - 特許庁

To provide stably operating electrostatic protection equipment for a high voltage element whose snapback holding voltage is higher than the operating voltage, and whose thermal breakdown voltage is maintained higher than the turn-on voltage.例文帳に追加

スナップバックホールディング電圧が動作電圧より高く、かつ熱的降伏電圧がターンオン電圧より高く維持され、安定して動作する高電圧素子の静電気保護装置を提供すること。 - 特許庁

The snapback device includes n^+ active areas formed within a p-well substrate region, and each active area includes a polysilicon film overlapping the active area but insulated therefrom by a dielectric film.例文帳に追加

スナップバック・デバイスはｐウェル基板領域内に形成されたｎ^＋活性領域を含み、各活性領域は、活性領域を被覆するが誘電体膜によってそれから絶縁されるポリシリコン膜を含む。 - 特許庁

When a positive voltage exceeding a triggering voltage level is applied to the cathode and anode terminals, the ESD protection device triggers an inherent thyristor into a snapback mode to provide a low impedance path through the structure for discharging an ESD current.例文帳に追加

カソード及びアノードの端子に、トリガー電圧レベルを上回る正電圧が印加されると、ＥＳＤ保護デバイスは、構造を通り抜ける低インピーダンス経路を提供してＥＳＤ電流を放電するよう、内在サイリスタをスナップバックモードに入らせる。 - 特許庁

By using a current source 32, a part of an ESD current from positive ESD event is made to flow in the small resistor 26, a source voltage of the N-channel transistor 24 is increased during the event, and snapback of the parasitic bipolar element is prevented.例文帳に追加

電流源（３２）を用いて、正のＥＳＤイベントからのＥＳＤ電流の一部を、小さな抵抗（２６）に通過させ、イベントの間Ｎ−チャネル・トランジスタ（２４）のソース電圧を高めることによって、寄生バイポーラ素子のスナップバックを防止する。 - 特許庁

Consequently, the resistance of an output NMOS path reaching low potential power wiring VSS from the output pad 6 via the NMOS 5 is set to a value at which a current flowing in the output NMOS path becomes smaller than the breakdown current of the NMOS 5 when a voltage causing the snapback of a protective NMOS 7 is applied between the output pad 6 and the low potential power wiring VSS.例文帳に追加

これにより、出力パッド６からＮＭＯＳ５を経由して低電位電源配線ＶＳＳに至る出力用ＮＭＯＳ経路の抵抗を、保護用ＮＭＯＳ７がスナップバックするような電圧が出力パッド６と低電位電源配線ＶＳＳとの間に印加されたときに、出力用ＮＭＯＳ経路に流れる電流がＮＭＯＳ５の破壊電流よりも小さくなるような値とする。 - 特許庁