「Wallace」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Also, the high order part T101a is arranged in the line of the lower end of the Wallace tree array.例文帳に追加

また、上位部Ｔ１０１ａは、ワレス・ツリーアレイの下端の行に配設されている。 - 特許庁

18. The behaviour of Mr. Wallace in relation to this subject has been dignified in the highest degree. 例文帳に追加

[18]：この問題に関連したウォーレス氏の態度は極めて品格のあるものでした。 - John Tyndall『英国科学協会ベルファースト総会での演説』

Input signals are added and outputted as addition complex by each adder 14 of the TAP_N-1-TAP_1 employing Wallace-Tree structure until the dyadic addition is completed.例文帳に追加

タップＴＡＰ_Ｎ−１〜ＴＡＰ_１の各加算部１４は、Wallace Tree構成が用いられており、入力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁

Output signals of the pre-processor 10 are added and outputted as addition complex by an adder 12 of the tap TAP_N employing a Wallace-Tree structure until dyadic addition is completed.例文帳に追加

タップＴＡＰ_Ｎの加算部１２は、Wallace Tree構成が用いられており、前処理部１０の出力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁

To achieve logarithmic delay, we can use Wallace trees to accumulate the partial products generated by the AND gates. 例文帳に追加

対数遅延を達成するには,ウォリスのトリーを使って,ANDゲートによって生成された部分積を累積できる． - コンピューター用語辞典

The high order part T101a and the lower order part T101b are arranged in the mutually different lines of a Wallace tree array.例文帳に追加

上位部Ｔ１０１ａと下位部Ｔ１０１ｂとは、ワレス・ツリーアレイの互いに異なる行に配設されている。 - 特許庁

when Mr. Darwin and Mr. Wallace simultaneously but independently placed their closely concurrent views upon the subject before the Linnean Society. 例文帳に追加

この1858年は、ダーウィン氏とウォーレス氏が同時に、しかし独立にこの問題についての非常に一致した見解を、リンネ協会に提出した年です。 - John Tyndall『英国科学協会ベルファースト総会での演説』

An elastic blade and a supporting member are adhered by using an adhesive layer consisting of a polyurethane adhesive of a two-pack reaction curing type which has pliability of 30 to 50° hardness in Wallace hardness and in which the ratio of tanδ at 20°C and tanδ at 50°C is ≤1.5 and the tanδ at 50°C is ≥0.15.例文帳に追加

接着剤層が、二液反応硬化型のポリウレタン接着剤からなり、硬度がWallace 硬度で30〜50°の柔軟性を有し、しかも20℃におけるtan δと50℃におけるtan δとの比が、1.5 以下で、かつ、50℃におけるtan δが0.15以上のものを用いて弾性ブレ−ド部材と支持部材を接着する。 - 特許庁

To provide a designing apparatus and a designing method of an addition circuit for automating the design of the addition circuit, such as a Wallace Tree circuit, and to provide a program.例文帳に追加

ウォレスツリー回路などの加算回路の設計を自動化することができる加算回路の設計装置とその方法ならびにプログラムを提供する。 - 特許庁

The delay of a signal to be inputted from a Wallace tree to an adding circuit in the final stage is maximized in a middle rank bit range, and made smaller in low rank and high rank bit ranges.例文帳に追加

ワレスの木から最終段の加算回路へ入力される信号の遅延は、中位のビット範囲において最大となり、下位，上位のビット範囲においてこれより小さくなる特徴を持つ。 - 特許庁

The transmission belt 10 has a belt bending rigidity of 0.064(Ncm^2) or less per a belt width of 4.8mm, and the belt body 11 has a Wallace rubber hardness of 60° or more.例文帳に追加

伝動ベルト１０は、ベルト幅４．８ｍｍ当たりのベルト曲げ剛性が０．０６４Ｎ・ｃｍ^2以下で、且つ、ベルト本体１１のウォーレスゴム硬度が６０°以上である。 - 特許庁

Darwin for two and twenty years pondered the problem of the origin of species, and doubtless he would have continued to do so had he not found Wallace upon his track. 18 例文帳に追加

ダーウィンも22年間、種の起源という問題を熟考していて、ウォーレスに追いつかれていることに気づかなければ、おそらく熟考しつづけていたことでしょう[18]。 - John Tyndall『英国科学協会ベルファースト総会での演説』

A multiplication array(MA) is divided into divided Wallace tree arrays (DWA-DWD) for executing multiplication by performing tree-shaped addition, and an added result is transmitted from the divided tree arrays to a final addition circuit(FNAD).例文帳に追加

乗算アレイ（ＭＡ）をそれぞれが個々に乗算をツリー状加算を行なうことにより実行する分割ワレスツリーアレイ（ＤＷＡ−ＤＷＤ）に分割し、これらの分割ワレスツリーアレイから最終加算回路（ＦＮＡＤ）に向かって加算結果を伝達する。 - 特許庁

The coated state of the surface coating layer is improved by forming the surface coated layer at the edge part of the blade rubber out of a coating agent containing a silicone-based binder having 30-60 Wallace hardness and graphite having 5-40 μm average particle diameter regulated so that the volume ratio (P/B) of the graphite to the silicone-based binder may be 0.6-1.2.例文帳に追加

ブレードラバーのエッジ部に設ける表面コーティング層を、ウォーレス硬度が３０〜６０のシリコーン系バインダーと、平均粒径５〜４０μｍのグラファイトを含有し、グラファイトのシリコーン系バインダーに対する体積比（Ｐ／Ｂ比）を０．６〜１．２と規定したコーティング剤で形成することにより、表面コーティング層のコーティング状態を良好にすることができる。 - 特許庁

The MAC unit 100 has: booth record logic 120 for generating a plurality of partial products between a first binary operand X102 and a second binary operand Y104; a Wallace tree adder 130 for arithmetically combining the reduced partial products with a third operand to obtain the final partial product, a final adder 140 for generating a final sum and a saturation circuitry 150 for selectively rounding or saturating the final sum.例文帳に追加

ＭＡＣユニット（１００）において、第１のバイナリ・オぺランドＸ（１０２）と第２のバイナリ・オぺランドＹ（１０４）との複数の部分積を発生するブース記録ロジック（１２０）と、低減した前記部分積を第３のオぺランドと算術的に組み合わせて最後の部分積を得るワラス・ツリー加算器（１３０）と、最後の和を発生する最後の加算器（１４０）と、前記最後の加算器を選択的に丸める即ち飽和させる飽和回路（１５０）とを備える。 - 特許庁