「arithmetic/logic unit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each detection signal from a quad detector 1 is input to the arithmetic logic unit 4 and the arithmetic logic unit 9.例文帳に追加

四重化された検出器１の各検出信号が、論理演算装置４及び論理演算装置９に入力される。 - 特許庁

An arithmetic logic stage 230 in a graphics processor unit includes arithmetic logic units (ALUs) and global registers 520.例文帳に追加

グラフィックスプロセッサユニットにおける論理演算ステージ２３０は、論理演算ユニット（ＡＬＵ）およびグローバルレジスタ５２０を含む。 - 特許庁

The determination unit 20 determines whether the output of the arithmetic logic unit 4 through a NOT circuit agrees with the output of the arithmetic logic unit 9.例文帳に追加

判定装置２０は、ＮＯＴ回路を通した、論理演算装置４の出力と、論理演算装置９の出力とが一致しているか否かを判定する。 - 特許庁

To provide a processor capable of entering a constant to an ALU (Arithmetic Logic Unit) of a reconfigurable circuit.例文帳に追加

リコンフィギュラブル回路のＡＬＵに定数を入力することのできる処理装置を提供する。 - 特許庁

A memory cell mat (30) is divided into a plurality of entries, an arithmetic logic unit (ALU) is arranged corresponding to each entry (ERY) and between the entries and the corresponding arithmetic logic units, arithmetic/logic operation is executed in bit-serial and entry-parallel mode.例文帳に追加

メモリセルマット（３０）を複数のエントリ（ＥＲＹ）に分割し、各エントリ（ＥＲＹ）に対応して、演算処理ユニット（ＡＬＵ）を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。 - 特許庁

SERIAL ARITHMETIC PIPELINE, ARITHMETIC UNIT, ARITHMETIC LOGIC CIRCUIT, AND ARITHMETIC METHOD BY SERIAL ARITHMETIC PIPELINE例文帳に追加

シリアル演算パイプライン、演算装置、算術論理演算回路およびシリアル演算パイプラインによる演算方法 - 特許庁

The digital safety protection system 2 includes an arithmetic logic unit 4 for executing a program of 2-out-of-4 logic operation of negative logic; a hard backup arithmetic logic unit 9 having a 2-out-of-4 logic circuit configured with hardware; and a determination unit 20.例文帳に追加

デジタル安全保護装置２は、負論理の２アウトオブ４論理演算のプログラムを実行する論理演算装置４、ハードウェアによる２アウトオブ４論理回路を有するハードバックアップ論理演算装置９及び判定装置２０を備える。 - 特許庁

A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加

強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁

A 2nd arithmetic logic unit combines the mirror reflection coefficient of the sample, adjustment mirror reflection intensity and an opacity component.例文帳に追加

第２の論理演算装置は、サンプルの鏡面反射係数と調整鏡面反射強度と不透明度成分とを組み合わせる。 - 特許庁

The arithmetic logic unit 9 outputs an electrical signal from the 2-out-of-4 logic circuit to which the four detection signals are input.例文帳に追加

論理演算装置９は、４つの検出信号を入力する２アウトオブ４論理回路から電気信号を出力する。 - 特許庁

A processor is equipped with an instruction unit 1, a load/store unit 2, a register unit including a floating-point register 4, and an arithmetic logic unit(ALU) 5 which is a floating-point unit(FPU) type.例文帳に追加

非数（ＮａＮ）標準をサポートし、ロード／ストア・ユニット、レジスタ・ユニット、演算論理ユニットを備える種類のプロセッサであり、エラーを生じたロードの後でロード／ストア・ユニットにロードされたデータにマーク付けするエラー・フラグを有するＲＩＳＣ又はＣＩＳＣプロセッサである。 - 特許庁

The arithmetic logic unit 4 performs 2-out-of-4 logic operation of the negative logic, based on four detection signals input to output a digital signal.例文帳に追加

論理演算装置４は、入力した４つの検出信号に基づいて負論理の２アウトオブ４論理演算を行ってデジタル信号を出力する。 - 特許庁

A 1st arithmetic logic unit is made to write a volume sample by an adjustment radiative coefficient and combining the adjustment radiative coefficient with adjustment radient intensity.例文帳に追加

第１の論理演算装置に、調整放射係数と、調整放射係数および調整放射強度とを組み合わせさせることによって、ボリュームのサンプルをライティングする。 - 特許庁

An eight-bit RISC based microcontroller includes an eight-bit register file 20 having a dedicated arithmetic logic unit (ALU), in addition to a general purpose eight-bit ALU 22.例文帳に追加

８ビットＲＩＳＣベースのマイクロコントローラは、汎用８ビット専用算術論理演算装置（ＡＬＵ）２２に加えて算術論理演算装置（ＡＬＵ）を有する８ビットレジスタファイル２０を含む。 - 特許庁

The operation device selects an operation logical unit 13' for performing specified operation to data read from a memory, a register 27 for temporarily storing the data read from the memory, and a mixing circuit 29 capable of selecting either an arithmetic/logic unit or the register and of replacing one part of the data read from the memory with the selected arithmetic/logic unit or output data outputted from the register.例文帳に追加

演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニット１３’と、メモリから読み出したデータを一時格納するレジスタ２７と、演算論理ユニットまたはレジスタを選択し、メモリから読み出したデータの一部を、選択した演算論理ユニットまたはレジスタから出力される出力データに置き換えることが可能な混合回路２９と、を有することを特徴とする。 - 特許庁

To provide an arithmetic processor including an ALU (arithmetic logic unit) having a plurality of arithmetic circuits each for performing a group of associated arithmetic operations such as finite field operations or modular integer operations.例文帳に追加

有限体演算やモジュラ整数演算など一群の関連する算術演算をそれぞれパフォームする複数の算術回路を有するＡＬＵを含むことを特徴とする算術プロセッサを提供すること。 - 特許庁

In addition to an execution core containing a fetch/decoding means, an arithmetic logic unit (ALU) and a general-purpose register group, a processor has a multimedia extension (MMX) register 58 and an SIMD extension instruction (SSE and SSE2) register 60.例文帳に追加

プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。 - 特許庁

An arithmetic logic unit(ALU) array part 24 executes product sum operation between taps to be the storage values of identical column parts of plural line memories and a prescribed tap coefficient to execute oblique filtering for the image.例文帳に追加

そして、ＡＬＵアレイ部２４において、その複数段のラインメモリそれぞれの同一列部分の記憶値をタップとして、所定のタップ係数との積和演算を行うことにより、画像に対して、斜め方向のフィルタリングが施される。 - 特許庁

The image control means 4 consists of a hardware unit including an arithmetic logic circuit for panorama conversion and perspective conversion and can conduct image conversion processing at a higher speed than that of a conventional technology where software conducts the processing and then the omnidirectional vision system can be downsized.例文帳に追加

画像変換手段４は、パノラマ変換や透視変換を行うための演算ロジック回路を含むハードウェアで構成され、ソフトウェアで処理を行う従来技術に比べて画像変換処理を高速に行うことができ、システムの小型化が可能である。 - 特許庁

The gas concentration measuring apparatus related to the present invention using a TDLAS measuring method has, in addition to a conventional device configuration, a judgment section 12 for collecting information of each section of the apparatus and determining the accuracy of a measurement value based on the collected information in an arithmetic logic unit 8.例文帳に追加

本発明に係るガス濃度測定装置はＴＤＬＡＳ測定法を利用したものであり、従来の装置構成に加えて、装置各部の情報を収集し、収集した情報に基づいて測定値の正確さを判定する判定部１２を演算部８内に備えている。 - 特許庁

To simplify a control part and increase the processing speed in a processor such as a CPU core by switching a data transmission route to an arithmetic logic unit to a bypass route and avoiding the occurrence of a resister conflict phenomenon without using a bypass control logic circuit.例文帳に追加

ＣＰＵコア等のプロセッサにおいて、バイパス制御用論理回路を用いることなく、算術論理ユニットへのデータ伝送経路をバイパス用の経路に切り換えて、レジスタ・コンフリクト現象の発生を回避することができるようにして、制御部の簡略化と処理の高速化を図る。 - 特許庁

A global processor 10 executes, at prescribed timing, parallel addition processing of controlling an ALU (Arithmetic Logic Unit) 14 so that the count value C12 is accumulated to a count value C15 stored in the corresponding counter register 15, and the global processor 10 performs such control as to reset the count value C12 stored in each micro-counter 12.例文帳に追加

グローバルプロセッサ１０は、所定のタイミングで、カウント値Ｃ１２を、対応するカウンタレジスタ１５に格納されたカウント値Ｃ１５に累積加算するようにＡＬＵ１４を制御する並列加算処理を実行し、各マイクロカウンタ１２に格納されたカウント値Ｃ１２をリセットするように制御する。 - 特許庁

Each ALU (Arithmetic Logic Unit) 34 installed in association with each entry includes an MIMD instruction decoder 74 generating a group of control signals according to an MIMD instruction, an MIMD register 72 storing data designating the MIMD instruction, and an inter-ALU communication circuit 71.例文帳に追加

エントリそれぞれに対応して設けられるＡＬＵユニット（３４）において、ＭＩＭＤ用命令に従って制御信号群を生成するＭＩＭＤ用命令デコーダ（７４）と、このＭＩＭＤ命令を指定するデータを格納するＭＩＭＤ用レジスタ（７２）を設けるとともに、ＡＬＵ間通信回路（７１）を設ける。 - 特許庁