「clock generating」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

TEST CIRCUIT, DELAY CIRCUIT, CLOCK GENERATING CIRCUIT, AND IMAGE SENSOR例文帳に追加

テスト回路、遅延回路、クロック発生回路、及び、イメージセンサ - 特許庁

FLIP-FLOP CIRCUIT CONTROL METHOD AND METHOD FOR GENERATING CLOCK例文帳に追加

フリップフロップ回路、制御方法及びクロック生成方法 - 特許庁

In addition to the extended transmission clock generating device 16 which requires a long time to restart the clock although the power consumption is low, the device is provided with a low-speed clock generating device 17 which generates a low-speed clock CLK#2 having a lower clock frequency than the transmit clock CLK#1 from the clock generating device 16.例文帳に追加

低消費電力であるがクロック再開に時間を要する拡張伝送クロッククロック発生装置１６の他に、そのクロック発生装置１６からの伝送クロックＣＬＫ＃１よりもクロック周波数の低い低速クロックＣＬＫ＃２を発生する低速クロック発生装置１７が設けられている。 - 特許庁

The clock synchronizing system includes a phase-locked loop circuit for generating a multiplication clock on the basis of a reference clock, a frequency dividing circuit for generating a frequency dividing clock on the basis of the multiplication clock and a frame pulse generating circuit for generating a frame pulse by frequency-dividing the reference clock, wherein the frequency dividing clock is phase-locked by the frame pulse.例文帳に追加

基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。 - 特許庁

BIAS SIGNAL GENERATING CIRCUIT, DELAY CIRCUIT, OSCILLATION CIRCUIT AND CLOCK GROUP GENERATING CIRCUIT例文帳に追加

バイアス信号生成回路、遅延回路、発振回路およびクロック群発生回路 - 特許庁

A differential clock generating part 4 generates a normal phase clock with a prescribed period and an inverted clock the phase of which is inverted from that of the normal phase clock.例文帳に追加

差動クロック発生部４は、所定周期の正相クロックと、正相クロックと位相が反転した反転クロックとを発生する。 - 特許庁

The semiconductor integrated circuit device includes a clock generation unit (10) for generating a system clock signal based on a first clock signal when the first clock signal is normal, and generating the system clock signal based on a second clock signal when the first clock signal is abnormal.例文帳に追加

第１クロック信号が正常の場合には第１クロック信号に基づいてシステムクロック信号を生成し、上記第１クロック信号が異常の場合には第２クロック信号に基づいてシステムクロック信号を生成するクロック発生部（１０）を設ける。 - 特許庁

A reference clock generating part 14 generates a reference clock at a period T and a data generating part 15 generates transmission data at the timing of the reference clock.例文帳に追加

基準クロック生成部１４は、基準クロックを周期Ｔで生成し、データ生成部１５は、基準クロックのタイミングで送出データを生成する。 - 特許庁

To provide a clock generating circuit which operates at high speed to generate an accurate clock signal for clock data recovery.例文帳に追加

高速動作するクロック・データリカバリのための正確なクロック信号を生成するクロック生成回路を提供する。 - 特許庁

The clock generation circuit for generating an internal clock signal with which an external clock signal is synchronized, is disclosed.例文帳に追加

ここには外部クロック信号が同期した内部クロック信号を発生するクロック発生回路が開示されている。 - 特許庁

The control clock generating part generates the first control clock signal and the second control clock signal.例文帳に追加

前記制御クロック生成部は、前記第１制御クロック信号と前記第２制御クロック信号を生成する。 - 特許庁

A clock signal generating means 200 inputs a clock signal to a clock signal operation controlling part 107.例文帳に追加

クロック信号動作制御部１０７にはクロック信号発生手段２００からクロック信号が入力される。 - 特許庁

The memory access circuit comprises a memory, a clock generation circuit for generating a reference clock signal, and a clock delay adjustment circuit for generating a delay clock signal by delaying the reference clock signal.例文帳に追加

メモリと、基準クロック信号を生成するクロック生成回路と、基準クロック信号を遅延して遅延クロック信号を生成するクロック遅延調整回路とを有するメモリアクセス回路を構成する。 - 特許庁

A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.例文帳に追加

本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁

METHOD FOR GENERATING PIXEL CLOCK, PIXEL CLOCK GENERATOR, OPTICAL WRITING UNIT AND IMAGING APPARATUS例文帳に追加

画素クロック生成方法・画素クロック生成装置・光書き込み装置・画像形成装置 - 特許庁

To provide a clock group generating circuit with suppressed fluctuations in the duty factor of clock signals.例文帳に追加

クロック信号のデューティー変動が抑止されたクロック群発生回路を提供する。 - 特許庁

Another clock generating circuit 6 generates a second clock having a fixed second frequency.例文帳に追加

クロック発生回路６は、固定の第２の周波数を有する第２のクロックを発生する。 - 特許庁

The recording clock corresponding to the wobble signal is produced by an ATIP decoder/recording clock generating part 44.例文帳に追加

ATIPデコーダ／記録クロック生成部４４は、Wobble信号に対応する記録クロックを生成する。 - 特許庁

The signal PDEN controls the dot clock generating circuit which generates dot clock signals.例文帳に追加

制御信号ＰＤＥＮは、ドットクロック信号を生成するドットクロック生成回路を制御する。 - 特許庁

To provide a clock signal forming circuit capable of generating accurate clock signals.例文帳に追加

正確なクロック信号を発生させることのできるクロック信号形成回路の提供。 - 特許庁

Further, a clock synchronizing circuit 35 synchronizes a clock signal C generated by a clock signal generating circuit 26 with a clock signal component of the received multiplexed clock signal Cm'.例文帳に追加

また、クロック同期回路３５は、入力された多重化クロック信号Ｃｍ′のクロック信号成分にクロック信号発生回路２６が発生するクロック信号Ｃを同期させる。 - 特許庁

To provide a delay locked loop (DLL) clock signal generating circuit capable of generating a DLL clock signal with corrected duty distortion.例文帳に追加

本発明は、デューティの歪曲を補正したＤＬＬクロックを生成するＤＬＬクロック生成回路を提供する。 - 特許庁

A second phase shift clock generating circuit 7 generates second clocks in the same way as the first phase shift clock generating circuit does.例文帳に追加

第２の位相シフトクロック生成回路７は、第１の位相シフトクロック生成回路と同様に第２のクロックを生成する。 - 特許庁

At the time of sleep mode, a sleep control circuit (7052) stops internal clock generating operation of a clock generating circuit (7051).例文帳に追加

スリープモード時においては、スリープ制御回路（７０５２）は、クロック発生回路（７０５１）の内部クロック発生動作を停止させる。 - 特許庁

To provide a processor clock generating circuit and a clock generating method for designing a low-power-consumption CDMA modem chip.例文帳に追加

低電力消費ＣＤＭＡモデムチップ設計のためのプロセッサクロック発生回路及びクロック発生方法を提供する。 - 特許庁

DELAY-ADJUSTING CIRCUIT AND CLOCK-GENERATING CIRCUIT USING SAME例文帳に追加

遅延調整回路及びこれを用いたクロック生成回路 - 特許庁

To provide an improved sampling clock generating device.例文帳に追加

改良されたサンプリングクロック発生装置を提供すること。 - 特許庁

WOBBLE CLOCK GENERATING CIRCUIT AND OPTICAL DISC APPARATUS USINT THE SAME例文帳に追加

ウォブルクロック生成回路及びそれを用いた光ディスク装置 - 特許庁

CLOCK SIGNAL GENERATING DEVICE, COMMUNICATION DEVICE AND SEMICONDUCTOR DEVICE例文帳に追加

クロック信号発生装置、通信装置および半導体装置 - 特許庁

CLOCK GENERATING CIRCUIT, DATA TRANSFER CONTROLLER AND ELECTRONIC DEVICE例文帳に追加

クロック生成回路、データ転送制御装置及び電子機器 - 特許庁

CLOCK GENERATING APPARATUS, MAGNETIC DISK APPARATUS, AND WRITE SYNCHRONIZATION METHOD例文帳に追加

クロック生成装置、磁気ディスク装置およびライト同期方法 - 特許庁

TIMING CLOCK GENERATING CIRCUIT USING HIERARCHICAL DLL CIRCUIT例文帳に追加

階層型ＤＬＬ回路を利用したタイミングクロック発生回路 - 特許庁

CLOCK GENERATING CIRCUIT AND SEMICONDUCTOR MEMORY USING THE SAME例文帳に追加

クロック生成回路およびそれを用いた半導体記憶装置 - 特許庁

CLOCK GENERATING CIRCUIT AND RECORDING/REPRODUCING DEVICE USING THE SAME例文帳に追加

クロック生成回路及びそれを用いた記録再生装置 - 特許庁

CLOCK GENERATING CIRCUIT, AND SEMICONDUCTOR MEMORY PROVIDED WITH IT例文帳に追加

クロック発生回路およびそれを備える半導体記憶装置 - 特許庁

OPTICAL DISK, CLOCK SIGNAL GENERATING METHOD, AND OPTICAL DISK APPARATUS例文帳に追加

光ディスク、クロック信号生成方法及び光ディスク装置 - 特許庁

SHIFT REGISTER CIRCUIT, SHIFT CLOCK GENERATING CIRCUIT AND IMAGE PROCESSOR例文帳に追加

シフトレジスタ回路、シフトクロック発生回路及び画像処理装置 - 特許庁

CLOCK GENERATING CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT FOR COMMUNICATION例文帳に追加

クロック生成回路および通信用半導体集積回路 - 特許庁

To provide a semiconductor device for generating a broadband output clock with high accuracy.例文帳に追加

広帯域の出力クロックを高精度に発生する。 - 特許庁

An in-device clock generating section 212 generates an in-device clock "a" acting like an operating clock of the data processing section 211 and an asynchronous data output clock.例文帳に追加

装置内クロック生成部２１２は、データ処理部２１１の動作クロック及び非同期データ出力クロックとなる装置内クロックａを生成する。 - 特許庁

The master device also has a reference clock pulse-generating device 24 and transmits a reference clock signal generated by this reference clock pulse-generating device to the slave device.例文帳に追加

マスタ装置が基準クロック・パルス発生装置２４を有し、この基準クロック・パルス発生装置が発生した基準クロック信号をスレーブ装置に伝送する。 - 特許庁

In the clock synchronizing circuit, there are a circuit for generating a clock (ACLK) for address/command and a circuit for generating a clock (QCLK) for data output.例文帳に追加

クロック同期回路は、アドレス／コマンド用クロック（ＡＣＬＫ）を発生させるためものと、データ出力用クロック（ＱＣＬＫ）を発生させるためのものがある。 - 特許庁

A video clock generating means 12 generates a video clock having a period an integer N times as long as the specified period of a reference clock generated from a reference clock generating means 11.例文帳に追加

基準クロック生成手段１１から出力された所定周期の基準クロックの整数Ｎ倍の周期を持つビデオクロックをビデオクロック生成手段１２において生成する。 - 特許庁

This reproducing device having a clock synchronization type arithmetic part 12, a clock generating part 11 for generating the clock, and an output buffer 13 is provided with a clock generation control part 10.例文帳に追加

クロック同期式の演算部１２と、そのクロックを発生するクロック生成部１１と、出力バッファ１３とを有する再生装置に対して、クロック生成制御部１０を設ける。 - 特許庁

The first clock-generating circuit has a plurality of first clock output circuits at the first clock so that they correspond to each other.例文帳に追加

第１クロック生成回路は、複数の第１クロック出力回路を第１クロックにそれぞれ対応して有している。 - 特許庁