「clock generating」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The switch 107 includes a first transistor 101 generating a first clock feed-through and a second transistor 102 generating a second clock feed-through.例文帳に追加

スイッチ１０７は、第１のクロックフィードスルーを発生する第１のトランジスタ１０１と第２のクロックフィードスルーを発生する第２のトランジスタ１０２とを含む。 - 特許庁

LAYOUT GENERATING METHOD FOR CLOCK DISTRIBUTION CIRCUIT, AND SEMICONDUCTOR INTEGRATED CIRCUITRY例文帳に追加

クロック分配回路のレイアウト生成方法、および半導体集積回路装置 - 特許庁

To provide a clock generating circuit capable of shortening lock-in time.例文帳に追加

ロックインタイムを短縮化することができるクロック生成回路を提供する。 - 特許庁

To provide a recording clock signal generating circuit for generating the suitable recording clock signal in an information recorder for recording the information on a recording medium.例文帳に追加

記録媒体に情報を記録する情報記録装置において好適な記録用クロック信号を発生する記録用クロック信号発生回路を提供する。 - 特許庁

To provide a clock generating circuit capable of controlling a frequency with a simple circuit, restricting the generation of a glitch, and generating several clock signals restricted in skew.例文帳に追加

簡易な回路で周波数を制御でき、グリッジが抑止され、スキューが抑止された複数のクロック信号を生成できるクロック生成回路を提供する。 - 特許庁

MEMS SCAN CONTROLLER FOR GENERATING CLOCK FREQUENCY, AND ITS CONTROL METHOD例文帳に追加

クロック周波数を生成するＭＥＭＳスキャンコントローラおよびその制御方法 - 特許庁

DEVICE FOR GENERATING COUNTER SIGNAL, DEVICE FOR RECONSTRUCTING CLOCK SIGNAL, AND COMMUNICATION DEVICE例文帳に追加

カウンタ信号生成装置、クロック信号再構成装置及び通信装置 - 特許庁

This semiconductor integrated circuit includes a digital control signal generating part 10 to generate a clock signal CLKm, and a clock generating part equipped with a digital control part 20.例文帳に追加

半導体集積回路は、クロック信号ＣＬＫmを生成するディジタル制御信号生成部１０、ディジタル制御部２０を具備するクロック生成部を含む。 - 特許庁

A data generating circuit 10 generates transmission data composed of an optical pulse with a duty ratio of 50% in accordance with the output clock of a clock-generating circuit 12.例文帳に追加

データ発生回路１０は、クロック発生回路１２の出力クロックに従いデューティ比５０％の光パルスからなる送信データを発生する。 - 特許庁

This clock generation circuit 1 for generating a spectrum diffusion clock is provided with a clock signal generation part 100 for generating a clock of predetermined frequency and a diffusion signal generation part 120 for applying frequency fluctuation in a predetermined cycle T to the frequency of the clock signal.例文帳に追加

スペクトラム拡散クロックを生成するクロック生成回路１は、所定の周波数のクロック信号を発生するクロック信号発生部１００と、クロック信号の周波数に対し所定の周期Ｔで周波数揺らぎを与える拡散信号発生部１２０を備える。 - 特許庁

The TS is written in a FIFO 22 at a rate of an input clock, and the TS is read out of the FIFO 22 by the clock (conversion clock) of a fixed rate from a clock generating part 24.例文帳に追加

入力クロックのレ−トでＴＳがＦＩＦＯ２２に書き込まれ、クロック発生部２４からの一定レ−トのクロック（変換クロック）でＦＩＦＯ２２からＴＳが読み出される。 - 特許庁

The clock generating portion 4 modulates a reference clock CK_ref by spectrum diffusion so as to generate a first clock CK_1 whose modulation factor is large and second clock CK_2 whose modulation factor is small.例文帳に追加

クロック生成部４は、基準クロックＣＫ_ｒｅｆをスペクトラム拡散により変調し、変調度が大きい第１クロックＣＫ_１と、変調度が小さい第２クロックＣＫ_２とを生成する。 - 特許庁

The second clock generating section generates a second clock signal whose frequency is (n) times that of the first clock signal, and the second clock signal is used to drive an image pickup means, the memory section and the pre-encoder section.例文帳に追加

第２のクロック生成部からは、第１のクロック信号のｎ倍の第２のクロック信号が生成され、この第２のクロック信号で撮像手段、メモリ部およびプリエンコーダ部が駆動される。 - 特許庁

An amplifier 12 generates a relative small amplitude clock CL1, and an amplifier 14 generates a relative large amplitude clock CL2, based on a clock CL generated by a clock generating circuit 10.例文帳に追加

クロック発生回路１０が生成するクロックＣＬに基づいて、アンプ１２は比較的小さい振幅のクロックＣＬ１を生成し、アンプ１４は比較的大きい振幅のクロックＣＬ２を生成する。 - 特許庁

The clock frequency-dividing circuit 12 frequency-divides the reference clock SCLK from the reference clock generating circuit 11 according to the set frequency-division ratio to decrease the frequency of the reference clock SCLK.例文帳に追加

クロック分周回路１２は、その設定された分周比に応じて、基準クロック発生回路１１からの基準クロックＳＣＬＫを分周させて、その周波数を低下させる。 - 特許庁

Moreover, the DLL circuit is provided with a definite multiplication clock generator generating a definite multiplication clock N11 and a selecting circuit 32 selecting either of a supply clock N10 or the definite multiplication clock N11 and outputting it as the reference clock.例文帳に追加

更に、定倍クロックＮ１１を生成する定倍クロック発生器と、供給クロックＮ１０または定倍クロックＮ１１のいずれかを選択して基準クロックとして出力する選択回路３２とを有する。 - 特許庁

A clock doubler (108) including a clock doubling circuit (250) for generating from a system clock (102) a clock signal (246) having a frequency substantially double that of the system clock (102) and also having a pulse width and associated duty cycle is provided.例文帳に追加

システムクロック(102)をもとにして、該システムクロック(102)の実質的に２倍の周波数を持ち、パルス幅およびデューティサイクルをさらに有するクロック信号(246)を生成するクロック倍化回路(250)を含むクロック・ダブラ(108)を提供する。 - 特許庁

When the clock failure detection signal 211 does not assert while the clock output of the active-system clock generating device is stopped, a clock dynamic switching control device reports externally as a clock failure detection circuit alarm signal 332.例文帳に追加

現用系クロック生成装置のクロック出力がストップされている時間にクロック障害検出信号２１１がアサートしなかった時にクロック障害検出回路アラーム信号３３２として外部に報告する。 - 特許庁

In a method and a device which generate a quadrature clock, a quadrature clock generating device contains a clock generator which provides a double clock which has a double frequency of that of a received reference clock.例文帳に追加

本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。 - 特許庁

The read unit 14 includes a clock signal generating unit 1411 which generates a clock signal having a frequency corresponding to the voltage of the read signal, and a counter 1412 which counts the clock signal generated by the clock signal generating unit 1411.例文帳に追加

読み出し部１４は、読み出し信号電圧に応じた周波数のクロック信号を生成するクロック信号生成部１４１１と、クロック信号生成部１４１１が生成したクロック信号をカウントするカウンタ１４１２とを有する。 - 特許庁

A reference clock generating section 106 uses a clock from a system clock generating section 105 to generate a reference clock to count the number of audio samples on the basis of time stamp information or synchronization control information obtained by a demodulation section 101.例文帳に追加

復調部１０１で得られたタイムスタンプ情報、又は同期制御情報から、リファレンスクロック発生部１０６はシステムクロック発生部１０５のクロックを用いて、オーディオサンプル数を計数するためのリファレンスクロックを生成する。 - 特許庁

This signal transmitting apparatus 70 includes: a reference clock generating means 71 for generating a reference clock S3; and a clock modulating means 72 for generating a control clock S4 having an approximately flat frequency peak of a predetermined width by modulating each of pulses of the reference clock S3 with a random number.例文帳に追加

本発明の信号伝送装置７０は、基準クロックＳ３を生成する基準クロック生成手段７１と、前記基準クロックＳ３の各パルスを乱数で変調することで、所定幅の略平坦な周波数ピークを有した制御クロックＳ４を生成するクロック変調手段７２と、を備えることを特徴とする。 - 特許庁

A clock generating circuit includes a first current generating circuit, a first voltage generating circuit, a first comparison circuit, a second current generating circuit, a second voltage generating circuit, a second comparison circuit, a clock output circuit, and a control circuit.例文帳に追加

クロック生成回路は、第１の電流生成回路と、第１の電圧生成回路と、第１の比較回路と、第２の電流生成回路と、第２の電圧生成回路と、第２の比較回路と、クロック出力回路と、制御回路と、を備える。 - 特許庁

A multi-phase delay clock generating part 1 generates a multi- phase delay clock, constituted of n pieces of phase delay clocks by successively delaying a basic clock.例文帳に追加

多相遅延クロック発生部１は、基本クロックを順次遅延させることによって、ｎ個の位相遅延クロックからなる多相遅延クロックを発生する。 - 特許庁

To provide a clock generating circuit having improved timing convergence by suppressing skew caused by dispersion in-chip transmission paths for a reference clock and a frequency division clock.例文帳に追加

基準クロックと分周クロックとの伝送路におけるチップ内ばらつきによるスキューを抑制し、タイミング収束性を改善したクロック発生回路を実現する。 - 特許庁

When it is discriminated that a command signal is valid, a first clock generating circuit generates a first internal clock signal synchronizing with an external clock signal.例文帳に追加

第１クロック発生回路は、コマンド信号が有効であることを識別したときに、外部クロック信号に同期して第１内部クロック信号を発生する。 - 特許庁

A multiphase clock generating section 3 generates a polyphase clock from a fast clock faster than a data rate of the terminal and synchronously with a network or the terminal.例文帳に追加

多相クロック生成部３は、端末装置のデータ速度より速くて網側又は端末側に同期した速クロックから多相クロックを生成する。 - 特許庁

The internal clock generating circuit 150 stops generation of an internal clock signal for a fixed period conforming to timing at which the signal level of an internal clock enable-signal is varied.例文帳に追加

内部クロック発生回路１５０は、内部クロックイネーブル信号の信号レベルが変化するタイミングから一定期間内部クロック信号の発生を停止する。 - 特許庁

Meanwhile, a clock oscillator outputs each clock signal, and a sampling pulse generating means generates a sampling pulse of a prescribed frequency, based on a such clock signal.例文帳に追加

一方、クロック発振器は各々クロック信号を出力し、このクロック信号をもとにサンプリングパルス発生手段は、所定周波数のサンプリングパルスを発生する。 - 特許庁

At the time of scanning test, an internal clock generating circuit 3 outputs a clock signal for test of high level width smaller than a clock signal CLK at the time of normal operation.例文帳に追加

スキャンテスト時に内部クロック生成回路３では通常動作時のクロック信号ＣＬＫよりも小さいハイレベル幅のテスト用クロック信号を出力する。 - 特許庁

To provide a clock switching circuit for switching a clock without generating hazard regardless of the frequency of a clock signal being the object of switching.例文帳に追加

切り替え対象のクロック信号の周波数に拘らずに、ハザードを生じさせずに切り替えを行うことができるクロック切替回路を提供する。 - 特許庁

To provide a clock signal generating circuit switching the frequency of clock signals without stopping the supply of clock signals.例文帳に追加

クロック信号の供給を停止しないでクロック信号の周波数を切り換えることができるクロック信号生成回路を提供することを課題とする。 - 特許庁

A clock S16b and enable signal S16a of a frequency corresponding to the clock frequency setting information rt are outputted from a clock generating part 16.例文帳に追加

クロック生成部１６からクロック周波数設定情報ｒｔに対応した周波数のクロックＳ１６ｂ及びイネーブル信号Ｓ１６ａが出力される。 - 特許庁

The clock XSCL generated by the clock generating circuit 10 is fed-back to adjustment of a frequency fTRANS of the clock XSCL.例文帳に追加

クロック生成回路１０によって生成されたクロックＸＳＣＬは、そのクロックＸＳＣＬの周波数ｆＴＲＡＮＳの調節にフィードバックされる。 - 特許庁

When stopping the supply of a clock CLK_A to a module A, a clock generating circuit 1 activates a clock stop request signal STOP_A.例文帳に追加

クロック発生回路１は、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する場合、まず、クロック停止要求信号ＳＴＯＰ＿Ａをアクティブ化する。 - 特許庁

When it is detected that the clock is not transferred via the differential clock signal line, receiving a free-running clock OSCK from the free-running clock generating circuit 70, the clock receiver circuit 20 outputs the free-running clock OSCK to the logic circuit block 30, in place of a receiving clock CKIN.例文帳に追加

クロックレシーバ回路２０は、自走クロック生成回路７０から自走クロックＯＳＣＫを受け、差動クロック信号線を介してクロックが転送されていないことが検出された場合には受信クロックＣＫＩＮの代わりに自走クロックＯＳＣＫをロジック回路ブロック３０に出力する。 - 特許庁

To provide a signal generating apparatus capable of generating the signals of a desired phase difference while keeping a clock rate fixed.例文帳に追加

クロックレートを固定したままで、所望の位相差の信号を生成できる信号発生装置を提供する。 - 特許庁

A pulse, generating a word line activation signal, is generated, based on a clock CLK in pulse generating sections 30, 40.例文帳に追加

クロックＣＬＫに基づきパルス生成部３０、４０では、ワード線活性化信号を生成するパルスが生成される。 - 特許庁

To provide a synchronization clock generating circuit and a synchronization clock generating device, having a small scale circuit configuration that copes with a clock signal over a wide range, and simultaneously realize synchronism with high accuracy.例文帳に追加

小規模の回路構成で広範囲の周波数帯域のクロックに対応し、かつ高精度な同期性を同時に実現するような同期クロック発生回路および同期クロック発生装置を提供する。 - 特許庁

To provide a clock generating circuit capable of generating a dot clock such that the pulse number of a reference clock becomes a predetermined number in a predetermined time in an integrated circuit without using an exterior part.例文帳に追加

外付け部品を使わず一つの集積回路内で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成することが可能なクロック発生回路を提供することにある。 - 特許庁

This semiconductor integrated circuit is provided with an internal clock signal generating circuit 10 and a data input/output circuit 20 and a clock receiver 11, a synchronization delay control circuit 12, a clock driver 13, an output control circuit 14, a delay monitor 15' and a control signal generating circuit 16 are provided inside the internal clock signal generating circuit 10.例文帳に追加

内部クロック信号発生回路１０と、データ入出力回路２０とが設けられ、内部クロック信号発生回路１０内には、クロックレシーバ１１、同期遅延制御回路１２、クロックドライバ１３、出力制御回路１４、ディレイモニタ１５′及び制御信号発生回路１６が設けられる。 - 特許庁

A game data distribution device 100 uses an own clock generating section 180, a clock selection section 160 and a clock generating section 120 to generate a reference clock that is a reference signal for synchronization, uses a clock/data superimposing section 170 to superimpose the reference clock onto game data and distributes the result to a game device 200 as distribution data.例文帳に追加

ゲームデータ配信装置１００において、自クロック生成部１８０、クロック選択部１６０およびクロック生成部１２０を用いて同期の基準となる基準クロックを生成し、クロック・データ重畳部１７０を用いて基準クロックとゲームデータを重畳させ、配信データとしてゲーム装置２００に配信する。 - 特許庁

A clock signal extracting apparatus 125 consists of an optical modulating unit 120 and a clock signal/feedback signal generating unit 100.例文帳に追加

光変調部120とクロック信号/帰還信号生成部100とを具えて構成されるクロック信号抽出装置125である。 - 特許庁

Also, the frequency of a clock signal is reduced at a clock generating part 9, and a voltage outputted by a variable voltage source 8 is reduced.例文帳に追加

また、クロック発生部９でクロック信号の周波数を低減し、可変電圧源８が出力する電圧を下げる。 - 特許庁

The synchronous operation control circuit 20 also has a first frequency division circuit 36 generating a driving clock signal obtained by frequency-dividing the system clock signal by m.例文帳に追加

システムクロック信号をｍ分周した駆動クロック信号を生成する第１分周回路３６を備える - 特許庁