「clock generating」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The external signal used for generating the second resetting signal is a clock enable signal.例文帳に追加

第２リセット信号を発生させるために使われる外部信号はクロックイネーブル信号である。 - 特許庁

A receiving circuit 100 is arranged on the side of the DR1 of IOR1, and the clock generating circuit 14 is arranged on the side of DR2 of the IOR2, and the sampling clock generating circuit 22 is arranged on the side of DR2 of the clock generating circuit 14 besides being on the side of DR1 of the receiving circuit 100.例文帳に追加

ＩＯＲ１のＤＲ１側に受信回路１００を配置し、ＩＯＲ２のＤＲ２側にクロック生成回路１４を配置し、受信回路１００のＤＲ１側で且つクロック生成回路１４のＤＲ２側にサンプリングクロック生成回路２２を配置する。 - 特許庁

CIRCUIT FOR GENERATING SYSTEM CLOCK SIGNAL FOR DRIVING DISPLAY DEVICE, AND DISPLAY DEVICE USING THE SAME CIRCUIT例文帳に追加

表示装置駆動用システムクロック信号生成回路及び同回路を用いた表示装置 - 特許庁

CLOCK SIGNAL GENERATING SYSTEM USING WOBBLE SIGNAL AND DATA REPRODUCING APPARATUS EMPLOYING THE SAME例文帳に追加

ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 - 特許庁

To prevent stack of a counter circuit or delay of a lock operation, in a clock generating circuit.例文帳に追加

クロック生成回路において、カウンタ回路のスタックやロック動作の遅延を防止する。 - 特許庁

To provide a spread spectrum clock generating circuit capable of conducting frequency modulation with high accuracy.例文帳に追加

高精度な周波数変調が可能なスペクトラム拡散クロック発生回路を提供する。 - 特許庁

The power consumption of the memory peripheral circuit can saved by generating the low clock frequency.例文帳に追加

クロック周波数を切り替えることで、メモリの周辺回路の消費電力を節約できる。 - 特許庁

CLOCK GENERATING CIRCUIT AND METHOD FOR CPU PERIPHERAL DEVICE例文帳に追加

ＣＰＵ周辺装置用クロック生成回路及びそのＣＰＵ周辺装置用クロック生成方法 - 特許庁

DEVICE FOR GENERATING PIXEL CLOCK AND PULSE MODULATION SIGNAL, OPTICAL SCANNING DEVICE, AND IMAGE FORMATION APPARATUS例文帳に追加

画素クロック及びパルス変調信号生成装置、光学走査装置及び画像形成装置 - 特許庁

ADAPTIVE MEDIUM SPEED DRIVING UNIT, TIMING REFERENCE SERVO SYSTEM AND TRACKING CLOCK GENERATING METHOD例文帳に追加

適応媒体速度駆動ユニット、タイミング基準サ—ボシステムおよび追尾クロック発生方法 - 特許庁

DEVICE FOR GENERATING PIXEL CLOCK AND PULSE MODULATION SIGNAL, OPTICAL SCANNER, AND IMAGE FORMING APPARATUS例文帳に追加

画素クロック及びパルス変調信号生成装置、光走査装置及び画像形成装置 - 特許庁

MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION例文帳に追加

多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁

A semiconductor device provided with an internal clock generating section 2 and a data controlling section 4 is used.例文帳に追加

内部クロック発生部２と、データ管理部４とを具備する半導体装置を用いる。 - 特許庁

The clock generating part is further equipped with a phase frequency comparator 31, and a control register 22.例文帳に追加

クロック生成部は、位相周波数比較器３１、制御レジスタ２２を更に具備する。 - 特許庁

CIRCUIT FOR GENERATING SYSTEM CLOCK SIGNAL AND METHOD FOR PREVENTING SYSTEM MALFUNCTION IN SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置のシステムクロック信号発生回路及びシステム誤動作防止方法 - 特許庁

METHOD OF GENERATING CLOCK PULSE DELAYS OF IC TESTER AND CIRCUIT FOR EXECUTING THE SAME例文帳に追加

ＩＣ試験装置のクロックパルス遅延発生方法およびこの方法を実施する回路 - 特許庁

REPRODUCING DEVICE AND METHOD, CLOCK GENERATING DEVICE AND COMPUTER READABLE STORAGE MEDIUM例文帳に追加

再生装置、再生方法、クロック発生装置及びコンピュータ読み取り可能な記憶媒体 - 特許庁

An internal clock signal 2CLK is input to a data strobe signal generating circuit DG.例文帳に追加

データストローブ信号発生回路ＤＧには内部クロック信号２ＣＬＫが入力される。 - 特許庁

CIRCUIT FOR SELECTIVELY GENERATING AN OUTPUT SIGNAL FROM ONE OR MORE CLOCK SIGNALS例文帳に追加

１又は複数のクロック信号から出力信号を選択的に生成するための回路 - 特許庁

SIGNAL GENERATING CIRCUIT, CLOCK RESTORING CIRCUIT, VERIFYING CIRCUIT, DATA SYNCHRONIZING CIRCUIT AND DATA RESTORING CIRCUIT例文帳に追加

信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路 - 特許庁

The clock switching can be performed at high speed without generating any glitch.例文帳に追加

したがって、グリッチを発生させることなくクロック切換を高速に行なうことができる。 - 特許庁

A rate generating circuit 1 receives a signal A to generate a clock C and timing data B.例文帳に追加

レイト発生回路１は、信号Ａを受け取ると、クロックＣとタイミングデータＢを発生する。 - 特許庁

To provide a PLL circuit and oscillator device, for stably generating a clock signal.例文帳に追加

クロック信号を安定的に生成するＰＬＬ回路及び発振装置を提供すること。 - 特許庁

A clock delay section 61 generates four kinds of clocks having different phases from a reference clock generated by a reference clock generating section 60 and a clock selector 62 selects one clock from among the four kinds of clocks in accordance with the low-order bit of digital video signals.例文帳に追加

基準クロック発生部６０が発生した基準クロックから位相の異なる４種類のクロックをクロックディレイ部６１が発生し、クロックセレクタ６２がディジタル映像信号の下位ビットに応じて４種類のクロックの中から１つのクロックを選択する。 - 特許庁

The signal generating circuit 34 generates a sub-clock signal which is generated based on a basic clock signal CLK1 and has the 1/2 frequency of the basic clock signal, a reversed sub-clock signal (/CLK2) which is reverted the sub-clock signal, an H level signal, and an L level signal.例文帳に追加

信号生成部３４は、基本クロック信号ＣＬＫ１に基づいて生成されその周波数が１／２からなる副クロック信号ＣＬＫ２、これを反転した反転副クロック信号（／ＣＬＫ２）、Ｈレベル信号、Ｌレベル信号をそれぞれ生成する。 - 特許庁

To make it possible to set the frequency-division rate of each clock signal, and to switch the frequency-division rate of the clock signal based on the set frequency-division rate to output a clock signal in a clock generation circuit for generating a plurality of clock signals and a semiconductor integrated circuit.例文帳に追加

複数のクロック信号を生成するクロック生成回路及び半導体集積回路において、各クロック信号の分周率を設定可能とし、設定された分周率に基づいてクロック信号の分周率を切り替えて出力すること。 - 特許庁

To provide a musical performance clock generating device capable of generating musical performance clocks being in tune with progress of a musical piece with high precision and to provide a data reproducing device, a musical performance clock generating method, a data reproducing method, and a program.例文帳に追加

楽曲の進行にあわせた演奏クロックを精度よく生成することができる演奏クロック生成装置、データ再生装置、演奏クロック生成方法、データ再生方法およびプログラムを提供すること。 - 特許庁

This circuit 11B comprises means 31, 32A each generating a first clock signal for analog operation from a main clock signal, a means 32B for multiplying the first clock signal by the delay of a predetermined amount, and a means 32C for generating a second clock signal for digital operation based on the delayed first clock signal.例文帳に追加

この回路１１Ｂは、アナログ動作用の第１のクロック信号を主クロック信号から生成する手段３１，３２Ａと、第１のクロック信号に所定量の遅延を掛ける手段３２Ｂと、この遅延された第１のクロック信号に基づいてデジタル動作用の第２のクロック信号を生成する手段３２Ｃとを備える。 - 特許庁

The device is provided with clock generating parts 410 and 420 generating a plurality of clocks differing in phases and a selection part 460 selecting and outputting any clock from a plurality of clocks and also switching over the clock to a clock of the different phase or period in a prescribed period of the outputted clock.例文帳に追加

位相の異なる複数のクロックを生成するクロック生成部４１０，４２０と、前記複数のクロックのうちから何れかのクロックを選択して出力するとともに、出力されるクロックの所定の期間内に、異なる位相もしくは周期のクロックへ切り換えて出力するセレクト部４６０と、を有することを特徴とする。 - 特許庁

This apparatus includes an address generating part for generating addresses; a memory for outputting a clock enable signal which specify the enablement or disablement of a reference clock on the basis of an address from the address generating part; and a timing generating part for enabling or disabling the reference clock by the clock enable signal of the memory and outputting a timing signal on the basis of this enabled or disabled reference clock.例文帳に追加

本装置は、アドレスを発生するアドレス発生部と、このアドレス発生部からのアドレスにより、基準クロックの有効または無効を規定するクロックイネーブル信号を出力するメモリと、このメモリのクロックイネーブル信号により基準クロックを有効または無効にして、この有効、無効にされた基準クロックに基づいて、タイミング信号を出力するタイミング発生部とを備えたことを特徴とする装置である。 - 特許庁

To output data without causing any phase deviation in an external clock at the time of generating an internal clock synchronously with the external clock and controlling the data output operation at an off-chip driver circuit by using the internal clock.例文帳に追加

外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、外部クロックに対して位相ずれを起こさずにデータを出力させる。 - 特許庁

Clock signals for a low resolution and for a high resolution are generated in a clock signal generating circuit 17, and either one of the clock signals is provided to the other inputting terminal of the AND circuit 14 by a clock signal selecting part 18.例文帳に追加

クロック信号発生回路１７で低解像度用と高解像度用のクロック信号を発生し、クロック信号選択部１８でいずれか一方のクロック信号をアンド回路１４の他方の入力端子に加える。 - 特許庁

A sound generating channel clock control part 231 and a DSP clock control part 322 output mask signals Sa-Sd for masking the clock signal ϕ only for a period when the clock signal is actually not used in each sampling period.例文帳に追加

発音チャンネルクロック制御部２３１およびＤＳＰクロック制御部２３２は、各サンプリング周期において実際に使用されていない期間だけクロック信号φをマスクするマスク信号Ｓa〜Ｓdを出力する。 - 特許庁

To provide a clock frequency control apparatus capable of generating an output clock having a fixed period by a small-scale circuit even when the ratio of the frequency of an output clock to the frequency of an input clock is a fraction.例文帳に追加

入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、周期が一定である出力クロックを小規模回路で生成するクロック周波数制御装置を提供する。 - 特許庁

To provide a clock/frame pulse selection system that selects, generates and distributes an optimum and ensured system clock/frame pulse at all times in a clock/frame pulse generating and distribution system, having a plurality of clock/frame pulse inputs.例文帳に追加

複数個のクロック／フレームパルス入力をもつクロック／フレームパルス生成および分配系で、常に、最適でかつ保証されたシステムクロック／フレームパルスを選択し、生成および分配するクロック／フレームパルス選択方式を提供する。 - 特許庁

To make generable phase matched internal clocks from respective clock phase control circuits irrespective of distances from the clock input terminal of a clock generating circuit to the respective clock phase control circuits.例文帳に追加

クロック発生回路１００における、クロック入力端Ｓからの各クロック位相調整回路までの距離に拘わらず、各クロック位相調整回路からは位相がそろった内部クロックＣＬＫＡ，ＣＬＫＢを発生可能とする。 - 特許庁

The clock rate of a data clock used for data communication between connecting devices is made independent of and asynchronous with the clock rate of a system clock used for data processing in the own apparatus and an enable generating section arbitrates the two clocks.例文帳に追加

接続装置間のデータ通信に使用するデータクロックと、自装置内のデータ処理において使用するシステムクロックとを、そのクロックレートにおいて独立・非同期させ、２つのクロックの調停は、イネーブル生成部により行う。 - 特許庁

An output clock generating part 44 generates an output clock so as to make the mount of the IP packet stored by the buffer part 42 constant.例文帳に追加

出力クロック生成部４４は、バッファ部４２が記憶するＩＰパケットの量が一定となるように出力クロックを生成する。 - 特許庁

To provide a serial converter for generating a serial clock on the basis of an independent clock source, and to provide a serial transmission method of data.例文帳に追加

独立的なクロックソースを基準にして直列クロックを生成する直列変換器とデータの直列伝送方法とを提供する。 - 特許庁

To provide a clock generating circuit which is tolerant of noise and suppresses jitter components of an output clock and shortens a lock time.例文帳に追加

ノイズの影響に強く、出力クロックのジッタ成分を抑えるとともにロック時間の短縮するクロック生成回路を提供すること。 - 特許庁

To further reduce EMI by eliminating the limitation for a phase range for a clock signal, to be selected in a modulation clock signal generating circuit.例文帳に追加

変調クロック信号発生回路における選択するクロック信号の位相範囲の制限を無くして、ＥＭＩを一層低減させる。 - 特許庁

An in-device clock generating section 16 generates an in-device clock based on the synchronizing signal pulse and supplies it to each section of the device.例文帳に追加

装置内クロック生成部１６では、この同期信号パルスに基づいて装置内クロックを生成し、装置内の各部に供給する。 - 特許庁

An STC (System Time Clock) recovery section 52 recovers an internal STC or the like from a reference STC, a PCR (Program Clock Reference) packet generating section 54 generates a TS packet stream including a PCR.例文帳に追加

STC再生部５２は、基準STCから内部用のSTCなどを再生し、PCRパケット生成部５４は、PCRを含むＴＳパケット列を生成する。 - 特許庁

To provide a device and a method for generating clock, with which a synchronizing clock is generated on the basis of an analog signal to be inputted.例文帳に追加

入力されるアナログ信号に基づいて、同期化クロックを生成するクロック生成装置、及びクロック生成方法を提供する。 - 特許庁

To provide a clock generating circuit that is oscillated by a center frequency even when a manufacturing parameter is in dispersion so as to generate a recovered clock signal.例文帳に追加

製造パラメータがばらついても、センター周波数で発振して再生クロック信号を生成するクロック発生回路を実現する。 - 特許庁