「clock generating」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A clock supply control circuit 3 stops and resumes the supply of clock signals from a clock generating circuit 2 to a processor core 5 in synchronism with the edges of the clock signals.例文帳に追加

クロック供給制御回路３が、クロック生成回路２からプロセッサコア５へのクロック信号の供給の停止および再開を、クロック信号のエッジに同期して行う。 - 特許庁

The clock-generating circuit 200 generates a first output clock and a second output clock having a frequency f_0, based on an input clock iclk having a frequency f_H.例文帳に追加

クロック生成回路２００は、周波数ｆ_Ｈを有する入力クロックiclkに基づいて、第１の出力クロック及び周波数ｆ_０を有する第２の出力クロックを生成する。 - 特許庁

Clock failure alarm mask means 32 masks a clock failure detection signal 211 which is reported from a clock selection/distribution unit 2 while a clock output of an active-system clock generating device is stopped.例文帳に追加

クロック障害アラームマスク手段３２は、現用系クロック生成装置のクロック出力がストップされている時間にクロック選択／分配部２から報告されるクロック障害検出信号２１１をマスクする。 - 特許庁

The data transmitter 10 and the data receiver 20 are provided with clock generating parts 11 and 21 for generating a first clock CLK1 having the same frequency as the transfer clock CLK and a second clock CLK2 whose frequency is 1/2 the first clock CLK1, respectively.例文帳に追加

データ送信装置１０，２０は、転送クロックＣＬＫと周波数が同じ第１クロックＣＬＫ１と、第１クロックＣＬＫ１に対して周波数が１／２倍の第２クロックＣＬＫ２とを生成するクロック生成部１１，２１をそれぞれ備える。 - 特許庁

This clock jitter generation circuit comprises a clock signal generator for generating the clock signal, a jitter generation circuit for generating the jitter in the clock signal outputted from the clock signal generator, and a control circuit for controlling the operation of the jitter generation circuit.例文帳に追加

本発明のクロックジッタ発生回路は、クロック信号を発生するクロック信号発生器と、クロック信号発生器から出力されるクロック信号にジッタを発生させるジッタ生成回路と、ジッタ生成回路の動作を制御する制御回路とを備える。 - 特許庁

A pulse generating circuit 313 generates the clock that is frequency-modulated.例文帳に追加

パルス発生回路３１３は、周波数変調されたクロックを発生する。 - 特許庁

These device and method for generating one or more clock signals are provided.例文帳に追加

1つ以上のクロック信号を生成するための装置と方法である。 - 特許庁

METHOD AND DEVICE FOR GENERATING DATA SIGNAL SIMULATING CLOCK SIGNAL例文帳に追加

クロック信号を模擬したデータ信号を発生するための方法及び装置 - 特許庁

A wind force power generating part is installed in the monument having a clock display part, and electric power is supplied from the wind force power generating part to the clock display part.例文帳に追加

時計表示部を有するモニュメントに風力発電部を設置し、この風力発電部から、時計表示部への電力を供給する。 - 特許庁

A PWM signal generating circuit 32 generates signals G1, G2 based on a reference clock signal P generated in a clock generating circuit 31.例文帳に追加

クロック発生回路３１で発生された基準クロック信号Ｐに基づいて、ＰＷＭ信号発生回路３２は信号Ｇ１，Ｇ２を生成する。 - 特許庁

To provide an oscillation circuit capable of generating a stable clock signal.例文帳に追加

安定したクロック信号を生成可能な発振回路を提供する。 - 特許庁

To provide a method and circuit for generating a clock signal.例文帳に追加

クロック信号発生方法及びクロック信号発生回路を提供する。 - 特許庁

In this data generating apparatus, a memory 54 supplies parallel data according to a frequency division clock D_CLK.例文帳に追加

メモリ５４は、分周クロックD_CLKに従って並列データを供給する。 - 特許庁

CLOCK GENERATOR, ELECTRONIC DEVICE, AND CONTROL METHOD FOR GENERATING CLOCKS例文帳に追加

クロック発生器、電子機器、及びクロックを発生するための制御方法 - 特許庁

METHOD AND APPARATUS FOR GENERATING SPREAD SPECTRUM CLOCK例文帳に追加

スペクトラム拡散クロック発生方法およびスペクトラム拡散クロック発生装置 - 特許庁

To enable generating a DLL clock compensated by several clocks.例文帳に追加

数クロックで補正されたＤＬＬクロックを発生させることを可能にする。 - 特許庁

To provide a synchronization clock generating circuit which can be constituted inexpensively.例文帳に追加

安価に構成することができる同期クロック生成回路を提供する。 - 特許庁

PLL CLOCK GENERATING CIRCUIT AND OPTICAL DISK PLAYER USING SAME例文帳に追加

ＰＬＬクロック発生回路およびこれを用いる光ディスク再生装置 - 特許庁

TIME SYNCHRONIZATION INFORMATION OR SYNCHRONIZING CLOCK GENERATING SUPPLY METHOD AND APPARATUS例文帳に追加

時刻同期情報または同期クロック生成供給方法および装置 - 特許庁

FREQUENCY DIVIDER CIRCUIT, CLOCK GENERATING CIRCUIT, AND ELECTRONIC APPARATUS WITH THE SAME PACKAGED THEREON例文帳に追加

分周回路、クロック生成回路、およびそれを搭載した電子機器 - 特許庁

CLOCK GENERATING APPARATUS, AND JITTER REDUCING METHOD IN THE SAME例文帳に追加

クロック発生装置およびクロック発生装置におけるジッタ低減方法 - 特許庁

The circuit 5 includes a clock generation circuit 6 for receiving the serial clock and generating a clock synchronized with the serial clock, and a comparator circuit 7 for comparing the clock with the serial clock and outputting an error output.例文帳に追加

エラー検出回路５は、上述したシリアルクロックを受けてこれに同期したクロックを生成するクロック発生回路６およびこのクロックと上述したシリアルクロックとを比較してエラー出力を出力する比較回路７を含んでいる。 - 特許庁

An integrated circuit comprises a crystal unit 31, a clock generating circuit connected with the crystal unit 31 generating a clock signal, and a CPU operating based on the clock signal.例文帳に追加

集積回路は、水晶振動子３１、水晶振動子３１に接続されクロック信号を生成するクロック発生回路、及び、前記クロック信号に基づいて作動するＣＰＵを含む。 - 特許庁

The clock generating means 140 corrects the third clock on the basis of comparison results 152 so that the frequency of the third clock 142 may be a value within a predetermined range.例文帳に追加

クロック生成手段１４０は、比較結果１５２に基づいて、第３のクロックの周波数が所定の範囲の値になるように補正する。 - 特許庁

Here, the means of generating the third clock synchronizes the start timing of one cycle of the third clock with timing of every half cycle of the second clock.例文帳に追加

ここで、第３クロックを生成する手段は、第２クロックの半周期ごとのタイミングに、第３クロックの１周期の開始タイミングを同期させる。 - 特許庁

A system clock generating part outputs the frequency spread clock as a system clock by changing an oscillation frequency.例文帳に追加

システムクロック生成部は、発振周波数を変化させることにより、周波数拡散された周波数拡散クロックをシステムクロックとして出力する。 - 特許庁

Then, a clock signal synthesizing circuit is connected with the clock signal edge trigger generating circuits, and the target clock signal can be synthesized from the edge trigger signals.例文帳に追加

そして、クロック信号合成回路をクロック信号エッジトリガ生成回路に接続して、エッジトリガ信号により目標クロック信号を合成する。 - 特許庁

A selector 6 selects one of clock 1, clock 2, and clock stop based on the control signal generated by the control signal generating circuit 5.例文帳に追加

セレクタ６は、制御信号生成回路５で生成された制御信号に基づいて、クロック１、クロック２、クロック停止のいずれかを選択する。 - 特許庁

To provide a semiconductor integrated circuit with a clock supply circuit capable of generating a frequency division clock signal synchronized with a system clock signal.例文帳に追加

システムクロック信号に同期した分周クロック信号を生成できるクロック供給回路を備えた半導体集積回路を提供する。 - 特許庁

A multiphase clock generating part 10 generates an n-phase clock signal shifting phases for each 1/n (n is a positive integer) from a system clock.例文帳に追加

多相クロック生成部１０は、システムクロックから、１／ｎ位相（ｎは正の整数）ずつ位相がずれているｎ相のクロック信号を生成する。 - 特許庁

A clock generating circuit 1 generates a clock CLK for a logical circuit, based on a reference clock RCL and outputs it to the logical circuit 2.例文帳に追加

クロック生成回路１は基準クロックＲＣＬに基づいて論理回路用クロックＣＬＫを生成し、これを論理回路２へと出力する。 - 特許庁

A dither clock generating section 1 generates a dither clock by changing at random a change timing of the reference clock repeated at a fixed period.例文帳に追加

ディザクロック生成部１は、一定周期で繰り返される基準クロックの変化タイミングをランダムに変動することにより、ディザクロックを生成する。 - 特許庁

A system clock generating part 100 generates a system clock CLK based on a wobble signal and an LPP signal.例文帳に追加

システムクロック発生部１００では、ウォブル信号及びＬＰＰ信号に基づいてシステムクロックＣＬＫを生成する。 - 特許庁

To provide a timing generation circuit capable of immediately generating a highly accurate timing clock even when modifying a reference clock.例文帳に追加

基準クロックを変更しても、高精度のタイミングクロックを即座に生成可能なタイミング発生回路を提供する。 - 特許庁

CLOCK SIGNAL GENERATOR FOR GENERATING SUB-SAMPLING CLOCK SIGNAL HAVING EDGE OF HIGH TIMING ACCURACY AT HIGH SPEED例文帳に追加

高速でタイミング精度の高いエッジを有するサブサンプリングクロック信号を発生させる為のクロック信号発生器 - 特許庁

To provide a spread spectrum clock generator (SSCG) and a method for generating a spread spectrum clock (SSC) signal.例文帳に追加

スプレッドスペクトルクロック生成器（ＳＳＣＧ）及びスプレッドスペクトルクロック（ＳＳＣ）信号を生成する方法を提供する。 - 特許庁

A clock signal generating means 1 generates a clock signal by a receiving signal from a GPS satellite 101.例文帳に追加

クロック信号生成手段１は、ＧＰＳ衛星１０１からの受信信号によってクロック信号を生成する。 - 特許庁

An electronic device includes a plurality of clock generation circuits generating clock pulses having frequencies different from each other.例文帳に追加

電子装置は、各々が互いに周波数の異なるクロックパルスを生成する複数のクロック生成回路を有する。 - 特許庁

A reference clock-generating circuit 31 creates a reference clock signal (frequency f_1) from the output of an oscillator 20.例文帳に追加

基準クロック発生回路３１は、発振器２０の出力から基準クロック信号（周波数ｆ_1 ）を作成する。 - 特許庁

A latch clock generating circuit 26 generates the latch clock ZCLK synchronously with the trailing of the enable signal EN.例文帳に追加

ラッチクロック発生回路２６はイネーブル信号ＥＮの立ち下がりに同期したラッチクロックＺＣＬＫを作成する。 - 特許庁

To provide a clock jitter generation circuit capable of generating a jitter in a clock signal with an extremely simple circuit.例文帳に追加

非常に簡単な回路でクロック信号にジッタを発生させることができるクロックジッタ発生回路を提供する。 - 特許庁

A controller 1 is provided with a source clock generating circuit 2 for generating a source clock on the basis of an oscillated signal provided from a crystal oscillator 25 and a frequency divider circuit 3 for generating a clock signal CLK from the source clock as it is or after dividing a frequency thereof.例文帳に追加

コントローラ１には、水晶発信器２５から得られた発信信号に基づいて原クロックを生成する原クロック発生回路２と、原クロックをそのまま、あるいは分周してクロック信号ＣＬＫを生成する分周回路３が備えられている。 - 特許庁

The mesh clock structure generating device includes a node generation part for generating a plurality of nodes, and a mesh driver structure generation part for generating a plurality of mesh clock structure candidates indicating the clock wiring of a mesh structure for supplying clock signals to the plurality of nodes respectively.例文帳に追加

メッシュクロック構造生成装置は、複数のノードを生成するノード生成部と、各々が複数のノードにクロック信号を供給するメッシュ構造のクロック配線を示す複数のメッシュクロック構造候補を生成するメッシュドライバ構造生成部とを備える。 - 特許庁

This circuit is provided with a clock buffer 10 for generating an inside clock signal PCLK-1 obtained by delaying an outside clock signal CLK, a frequency divider 12 for generating a PCLK-2 by frequency-dividing the PCLK-1, and a main delay 14 for generating a clock signal DCLK-1 by delaying the PCLK-2.例文帳に追加

外部クロック信号ＣＬＫを遅延させたＰＣＬＫ−１を発生するクロックバッファ１０と、ＰＣＬＫ−１を分周してＰＣＬＫ−２を発生する分周器１２と、ＰＣＬＫ−２を遅延させてＤＣＬＫ−１を発生するメインディレイ１４がある。 - 特許庁

A clock generating circuit 1 is a buffer circuit consisting of a plurality of inverters, which is a circuit generating a clock CPCLK3 with an amplitude of VDD, and an inverted clock XCPCLK3 with the clock CPCLK3 inverted, based on an input clock CLK, and is used in common for the positive voltage power generating circuit 2 and the negative voltage power generating circuit 3.例文帳に追加

クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。 - 特許庁