「clock generating」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

A pulse generating circuit 11 generates a pulse signal S11 of 'L' at the time of rising of a clock signal CLOCK as a trigger.例文帳に追加

パルス発生回路１１はクロック信号ＣＬＯＣＫの立ち上がりをトリガとして“Ｌ”のパルス信号Ｓ１１を発生する。 - 特許庁

At that time, a phase of the optical clock signal is locked by an output signal of an oscillator 15 for generating a reference clock.例文帳に追加

このとき、光クロック信号の位相は、基準クロックを発生する発振器１５の出力信号によってロックされる。 - 特許庁

A second clock generating means generates a second clock to supply from the plurality of the first clocks to the function implementing part.例文帳に追加

第２のクロック生成手段は、複数の第１のクロックから、機能実行部に供給する第２のクロックを生成する。 - 特許庁

To provide a semiconductor tester generating a clock different from a reference clock without using a variable delay circuit.例文帳に追加

可変遅延回路を用いることなく、基準クロックとは異なるクロックを発生する半導体試験装置を提供する。 - 特許庁

To provide a circuit and method for generating an internal clock signal with an intermediate value relative to an external clock.例文帳に追加

外部クロックに対し中間値の位相をもつ内部クロック信号を発生するための回路とその方法を提供する。 - 特許庁

To provide a clock switching circuit for switching a clock without generating a hazard and a collapse of duty rate.例文帳に追加

ハザードやデューティ比の崩れを発生させずに、クロック切り替えを行うことができるクロック切り替え回路を提供する。 - 特許庁

An external clock generating circuit 18 is arranged outside a panel 33 to supply the second clock signal DCK from the outside.例文帳に追加

外部クロック生成回路１８がパネル３３の外部に配され、第２のクロック信号ＤＣＫを外部から供給する。 - 特許庁

To provide a clock voltage doubler for stably generating a well bias voltage and supplying a stable boosted clock.例文帳に追加

ウェル・バイアス電圧を安定して生成し、安定した昇圧クロックを供給するクロック昇圧回路の提供すること。 - 特許庁

A local clock CLK (13.56 MHz) is supplied to a master counter&edge window generating portion 113 as a count clock.例文帳に追加

マスターカウンタ＆エッジウインドウ発生部１１３に、ローカルクロックＣＬＫ（１３．５６ＭＨｚ）をカウントクロックとして供給する。 - 特許庁

Here, an inspection clock ϕ2 is generated by a clock-generating section 14, and is supplied to the functional blocks 11a, 11b.例文帳に追加

このとき、検査クロックφ２は、クロック生成部１４によって生成され、機能ブロック１１ａ，１１ｂに供給される。 - 特許庁

TRACKING SOLAR POWER GENERATING DEVICE AND ERROR CORRECTING METHOD FOR ITS BUILT-IN CLOCK例文帳に追加

追尾型太陽光発電装置及びその内蔵時計の誤差修正方法 - 特許庁

To provide a clock generating circuit capable of preventing the generation of any glitch.例文帳に追加

グリッチの発生を防止することが可能なクロック発生回路を提供する。 - 特許庁

To reduce the current consumption of a clock signal generating oscillation circuit in an LSI system.例文帳に追加

LSI システムのクロック信号発生用発振回路の消費電流を低減する。 - 特許庁

Clock pulses of the signal processing circuits are generated by a timing generating circuit 21.例文帳に追加

この信号処理回路のクロックパルスは、タイミング発生回路２１で生成される。 - 特許庁

To provide a clock-generating circuit capable of frequency conversion, using a simple configuration.例文帳に追加

簡単な構成で周波数変換ができるクロック生成回路を提供する。 - 特許庁

METHOD OF GENERATING DELAY LOCKED LOOP CLOCK FOR PREVENTING LOCKING FAILURE, AND APPARATUS THEREOF例文帳に追加

ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置 - 特許庁

Consumed power is reduced by the use of the low speed clock generating circuit 7b.例文帳に追加

低速クロック発生回路７ｂの使用により消費電力が低減される。 - 特許庁

The pixel clock generation circuit comprises a means 10 for generating a high frequency clock, a means 20 for generating clock modulation data based on pixel clock phase data for designating the transition timing of pixel clock, and a means 30 for generating a pixel clock subjected to frequency and phase modulation based on the high frequency clock and the high frequency clock modulation data.例文帳に追加

本が素クロツク生成回路は、高周波クロックを生成する高周波クロック生成手段１０と、画素クロックの遷移タイミングを指示する画素クロック位相データに基づきクロック変調データを生成するクロック変調データ生成手段２０と、前記高周波クロックと前記高周波クロック変調データとに基づき周波数及び位相の変調された変調画素クロックを生成する変調クロック生成手段３０とで構成される。 - 特許庁

The clock generating circuit includes: a phase determining circuit 120 for generating a phase determination signal PD0; a sampling circuit 130 for sampling the phase determination signal PD0 and generating a phase determination signal PD2 based on the sampled signal; and a clock generating part 110 for generating an internal clock signal LCLK based on the phase determination signal PD2.例文帳に追加

位相判定信号ＰＤ０を生成する位相判定回路１２０と、位相判定信号ＰＤ０をサンプリングしこれに基づいて位相判定信号ＰＤ２を生成するサンプリング回路１３０と、位相判定信号ＰＤ２に基づいて内部クロック信号ＬＣＬＫを生成するクロック生成部１１０とを備える。 - 特許庁

In a signal-generating circuit 100, one or more clock buffers 31 are arranged on a clock signal line 30 through which a clock signal PLLCK passes, and the clock signal PLLCK is delayed by the one or more clock buffers 31, and then a prescribed signal is generated on the basis of the delayed clock signal.例文帳に追加

信号生成回路１００は、クロック信号PLLCKが通るクロック信号線３０に１以上のクロックバッファ３１が配置され、１以上のクロックバッファ３１によりクロック信号PLLCKを遅延させ、遅延したクロック信号に基づき所定の信号を生成する。 - 特許庁

A desired clock frequency value recorded in a clock timing packet for transmitting a designated clock frequency from a gateway apparatus is inputted into a clock generator via a clock frequency variation range setting register 213 of a packet conversion apparatus, thereby generating a desired clock.例文帳に追加

ゲートウェイ装置から指定のクロック周波数を送出するクロックタイミングパケット内に記録された所望のクロック周波数の値を、パケット変換装置のクロック周波数変動範囲設定レジスタ２１３を介してクロックジェネレータに入力し、所望のクロックを発生させる。 - 特許庁

To provide a clock generating method and a clock generating apparatus that enables the generation of a clock for properly synchronizing to a various synchronous idles including jitters even when there are variations in manufacturing a voltage controlled oscillator which becomes a clock generation source.例文帳に追加

クロック生成源となる電圧制御発振器に製造ばらつきがあるような場合であれ、ジッターを含む各種周期信号に的確に同期するクロックを生成することのできるクロック生成方法及びクロック生成装置を提供する。 - 特許庁

In this sampling digitizer composed of the sampling head 11, a clock-generating part 12 and the digitizer 13, a thinning circuit 22 limiting the number of passing clock signals is inserted in a supply path of clock signals ranging from the clock generating part to the digitizer.例文帳に追加

サンプリングヘッド１１と、クロック発生部１２と、デジタイザ１３とによって構成されたサンプリングデジタイザにおいて、クロック発生部からデジタイザに至るクロック信号の供給経路に、クロック信号の通過数を制限する間引き回路２２を挿入する。 - 特許庁

To provide a clock dynamic switching control device that is capable of checking a standby system of a clock supply unit by generating pseudo failure of a clock in operating an information processing system and preventing an output stop of the clock due to failure of a clock failure detection circuit in a DCS.例文帳に追加

情報処理システムの運用中にクロックの擬似障害を発生させてクロック供給部の待機系を点検でき、またＤＣＳのクロック障害検出回路の障害によるクロックの出力停止を予防する。 - 特許庁

In a circuit for generating a gate clock in response to an input clock and an enable signal for the clock, a glitch is detected in the gate clock according to the positional relation between the input clock and the enable signal.例文帳に追加

入力されたクロックとこのクロックに対するイネーブル信号とに応じてゲートクロックを生成する回路において、前記入力クロックとイネーブル信号との位相関係に基づいて前記ゲートクロックにおけるグリッチを検出する。 - 特許庁

The game device 200 uses a clock/data demultiplexer section 272 to extract the reference clock, uses a clock generating section 220 to generate an operating clock for each game execution means such as a game data reproduction section 290 on the basis of the reference clock.例文帳に追加

ゲーム装置２００において、クロック・データ分離部２７２を用いて基準クロックを取り出し、クロック生成部２２０を用いて基準クロックに基づき、ゲームデータ再生部２９０等の各ゲーム実行手段ごとの動作クロックを生成する。 - 特許庁

The frequency control device 510 includes a clock generation circuit (clock generation section 512) for generating an output clock signal, and a frequency control section 514 for controlling the frequency of the output clock signal.例文帳に追加

周波数制御装置５１０は、出力クロック信号を生成するクロック生成回路（クロック生成部５１２）と、出力クロック信号の周波数を制御する周波数制御部５１４とを備える。 - 特許庁

To provide a clock abnormality detecting circuit for generating alarms by detecting abnormality of a clock signal, without requiring the clock signal for detection of frequency higher than that of a monitor target clock signal.例文帳に追加

監視対象クロック信号よりも周波数の高い検出用クロック信号を必要とせずクロック信号の異常を検出してアラームを生成するクロック異常検出回路を提供する。 - 特許庁

A clock information track 13 for generating a clock signal is disposed on the patterned medium 34 and the signal formed by reproducing the clock information track 13 by using a clock reproduction head is used as a standard of a recording current inversion timing.例文帳に追加

パターン媒体３４上にクロック信号を発生するためのクロック情報トラック１３を配置し、これをクロック再生ヘッドで再生した信号を記録電流反転タイミングの基準として用いる。 - 特許庁

A PLL 210 for generating the clock 22 phase-synchronized to the system clock 1 includes a phase difference adjusting unit 211 which controls the phase of the standby system clock based upon the in-use system clock.例文帳に追加

システムクロック１に位相同期したクロック２２を生成するＰＬＬ２１０は、運用系システムクロックを基準とし、待機系システムクロックの位相を制御する位相差調整部２１１を含んだ構成とする。 - 特許庁

A clock, which can be used for generating a sample point for producing an oversample signal, is used and is independent of the baseband symbol clock, and it is not necessary that the clock is an integer multiple of the clock.例文帳に追加

オーバサンプル信号を作り出すためのサンプルポイントを発生するのに利用可能なクロックが使用され、それはベースバンドシンボルクロックから独立しており、クロックの整数倍数である必要はない。 - 特許庁

To provide a video signal processing apparatus equipped with a clock generation circuit generating a clock matching the clock frequency of a pixel display while cycles of the clock frequency are constant and a duty is maintained.例文帳に追加

クロック周波数の周期が一定でデューティーを保ちながら画素表示ディスプレイのクロック周波数に合わせたクロックを生成するクロック発生回路を備えた映像信号処理装置を提供する。 - 特許庁

To reduce power consumption by generating a clock suitable to memory traffic.例文帳に追加

メモリトラフィックに適したクロックを発生させることにより、消費電力を低減する。 - 特許庁

To reduce electric power consumption by generating a clock suitable for memory traffic.例文帳に追加

メモリトラフィックに適したクロックを発生させることにより、消費電力を低減する。 - 特許庁

An intermittent reception control unit 100 activates a system clock generating section 200, when it is in normal operation and stops the system clock generating section 200 when it is in a sleep state.例文帳に追加

間欠受信制御ユニット１００は、通常動作状態のときはシステムクロック生成部２００を動作させ、スリープ状態のときはシステムクロック生成部２００を停止する。 - 特許庁

MEMORY DEVICE, SENSE-UP CLOCK DRIVER CIRCUIT, AND METHOD FOR GENERATING CONTROL SIGNAL例文帳に追加

メモリ装置、センスアンプクロックドライバ回路、および制御信号を生成するための方法 - 特許庁

A control signal, for controlling a controlled oscillator of a signal generator circuit for generating a write clock, is fed as a reference signal to a signal generator circuit for generating a read clock.例文帳に追加

ライトクロックを生成する信号生成回路の制御発振器を制御する制御信号を基準信号としてリードクロックを生成する信号生成回路に供給する。 - 特許庁

A thinning gate signal generating circuit 101 generates a thinning gate signal 109 for thinning the clock from a source clock generating circuit 105, by receiving a power management signal 112.例文帳に追加

パワーマネージメント信号１１２を受けて、間引ゲート信号生成回路１０１は、源クロック発生回路１０５からのクロックを間引く間引ゲート信号１０９を生成する。 - 特許庁

METHOD AND DEVICE FOR GENERATING CLOCK AND RADIO TRANSMITTER/RECEIVER USING ITS METHOD AND DEVICE例文帳に追加

クロック生成方法、クロック生成装置およびそれを使用する無線送受信機 - 特許庁

Moreover, a clock generating circuit for generating a system clock, a modulating circuit for applying load modulation to each of the antenna tuning circuits, and a switching element and the like are provided to constitute the apparatus.例文帳に追加

更に、システムクロックを生成するためのクロック生成回路と各アンテナ・同調回路を負荷変調させるための変調回路及びスイッチング素子等を設けて構成する。 - 特許庁

INFORMATION TERMINAL WITH BUILT-IN RADIO WAVE CLOCK FOR GENERATING ONE-TIME PASSWORD BY CORRECTING TIME例文帳に追加

時刻補正をして、ワンタイムパスワードを生成する、電波時計内臓の情報端末 - 特許庁

To provide a clock generating device for generating a word clock following the change of a timing without inputting hardware reset or software reset from the outside.例文帳に追加

外部からハードウェアリセットやソフトウェアリセットを入力することなく、タイミングの変化に追従したワードクロックを生成するクロック生成装置を提供することを目的とする。 - 特許庁

CLOCK-GENERATING DEVICE, VIBRATION TYPE GYRO SENSOR, NAVIGATION DEVICE, IMAGING APPARATUS, AND ELECTRONIC DEVICE例文帳に追加

クロック生成装置、振動式ジャイロセンサ、ナビゲーション装置、撮像装置および電子機器 - 特許庁

To reduce man-hours required for designing a dedicated clock signal generating circuit for generating a clock signal which is required for designing communications equipment.例文帳に追加

通信装置を設計する際に、必要となるクロック信号を発生する専用のクロック信号発生回路を設計するのに要する工数を削減することを目的とする。 - 特許庁

To provide a trigger signal generating circuit which is operable at high speed for generating a frequency-divided clock having a duty ratio of 50%.例文帳に追加

高速動作可能で、デューティ比５０％の分周クロックを生成するためのトリガ信号発生回路を提供する。 - 特許庁