「clock generating」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A clock information generating section 214 receives the measurement result "c" and produces the clock information "d" to be inserted to the asynchronous data.例文帳に追加

クロック情報生成部２１４は計測結果ｃを入力し、非同期データに挿入するクロック情報ｄを生成する。 - 特許庁

To provide a clock signal generating device which can generate the clock signals of various frequencies in a small scale and inexpensive configuration.例文帳に追加

小規模かつ安価な構成で、多様な周波数のクロック信号を生成できるクロック信号生成装置を提供する。 - 特許庁

To provide a differential clock generating circuit capable of compensating the delay of the differential clock and making the waveform thereof steep.例文帳に追加

差動クロックの遅延を補償することができ、更に波形を急峻にすることができる差動クロック生成回路を提供する。 - 特許庁

To provide a microcomputer for generating a system clock by using a clock oscillation circuit constituted of an external circuit just after reset release.例文帳に追加

リセット解除直後から外付け回路によるクロック発振回路を用いてシステムクロックを生成するマイクロコンピュータを得ること。 - 特許庁

The dummy clock DSCLK is generated based on a clock CLK by the same circuit constitution as an internal DQS generating circuit 53.例文帳に追加

ダミークロックＤＳＣＬＫは内部ＤＱＳ発生回路５３と同じ回路構成によりクロックＣＬＫに基づいて発生される。 - 特許庁

To provide a method and a system for generating a clock signal, having a desired frequency from a clock source having an arbitrary frequency.例文帳に追加

任意の周波数を有するクロック源から所望の周波数を有するクロック信号を発生する方法と装置とを得る。 - 特許庁

An internal clock generating section 111 generates an internal clock CLK2 by using frequency division ratio information stored in a register 112.例文帳に追加

内部クロック発生部１１１は、レジスタ１１２に格納される分周比情報を用いて、内部クロックＣＬＫ２を生成する。 - 特許庁

A clock generating means 11 generates a clock signal that is set to an optimum phase position with respect to data on the basis of a phase difference signal.例文帳に追加

クロック発生手段１１は、位相差分信号にもとづいて、データに対して最適位置に設定されたクロックを発生する。 - 特許庁

To provide a timing clock generator for easily generating a clock reading data at suitable timing.例文帳に追加

好適なタイミングでデータを読み込むことができるクロックを簡単に生成することができるタイミングクロック生成装置を提供する。 - 特許庁

This semiconductor device is operated responding to a control clock ISGs generated by a control clock generating circuit 10.例文帳に追加

本発明に従う半導体装置は、制御クロック発生回路１０が生成する制御クロックＩＳＧｓに応答して動作する。 - 特許庁

The radio transmission circuit 21 uses carrier signal that is based on the clock signal generated by the clock signal generating circuit 24.例文帳に追加

無線送信回路２１は、クロック信号生成回路２４が生成したクロック信号に基づく搬送波信号を利用する。 - 特許庁

A A/D conversion unit 6 samples in synchronous with asynchronous clock signal CLK inputted from a clock generating part 29.例文帳に追加

Ａ／Ｄ変換ユニット６において、クロック生成部２９から入力される非同期クロック信号ＣＬＫに同期してサンプリングする。 - 特許庁

To provide a clock generating circuit for supplying a clock with less temporal frequency variations by reducing jitter components.例文帳に追加

ジッタ成分を削減して時間的な周波数の変動の少ないクロックを供給するクロック発生回路を提供すること。 - 特許庁

A clock generating circuit 10 generates a first clock having the first frequency corresponding to the format of the analog video signals.例文帳に追加

クロック発生回路１０は、アナログ映像信号のフォーマットに応じた第１の周波数を有する第１のクロックを発生する。 - 特許庁

To make an internal operation timing constant by constantly generating internal clock signals independently of the pulse width variation of external clock signals.例文帳に追加

外部クロック信号のパルス幅変動にかかわらず一定に内部クロック信号を発生して内部動作タイミングを一定とする。 - 特許庁

The clock generator comprises a clock generating unit 420 for generating a plurality of clocks having different phases, a selector 450 for selecting any clock from the plurality of clocks to output the clock, and a switching controller 44 for controlling to switch to a different clock and output the clock within one period of the output clock in such a manner that a dithering clock is generated to lower a peak of a radiating electromagnetic noise.例文帳に追加

位相の異なる複数のクロックを生成するクロック生成部４２０と、前記複数のクロックのうちから何れかのクロックを選択して出力するセレクト部４５０と、出力されるクロックの１周期以内に、異なるクロックへ切り換えて出力するよう制御する切替制御部４４０と、を有し、ディザリング・クロックを生成し、放射電磁雑音のピークを低減させることを特徴とする。 - 特許庁

The recorder has a means for generating a clock having a period identical to that of an encoder signal, a means for detecting abnormality in the encoder signal, and a means for switching the encoder signal and the clock signal generated by the clock generating means.例文帳に追加

エンコーダ信号と同周期のクロックを生成する手段と、エンコーダ信号の異常を検出する手段と、エンコーダ信号と上記クロック生成手段で生成したクロック信号を切り替える手段を有する。 - 特許庁

The reception system includes a frequency divider for generating an operating clock supplied to the N-path filter, and a multiphase clock generation section for generating multiphase clocks supplied to the N-path filter on the basis of the operating clock.例文帳に追加

また、受信システムは、Ｎパスフィルタに供給される動作クロックを生成する分周器と、この動作クロックに基づいて、Ｎパスフィルタに供給される多相クロックを生成する多相クロック生成部と、を備えている。 - 特許庁

The clock data recovery circuit is composed of the clock extracting means, the re-timing clock generating means, the first phase adjusting means, and a first-in first-out memory means 13.例文帳に追加

前記クロック抽出手段、リタイミング用クロック生成手段及び第１位相調整手段並びに先入れ先出しメモリ手段１３とでクロックデータリカバリー回路を構成する。 - 特許庁

To provide a spread spectrum clock generator capable of generating a spread spectrum clock signal with cycle variation to satisfy the ideal spread spectrum clock technology.例文帳に追加

理想的な帯域拡散クロック技術を満足する周期変化を有する帯域拡散クロック信号を発生することができる帯域拡散クロック発生器を提供する。 - 特許庁

A structure for generating a high frequency clock is provided and the pixel clock (PCLK) is generated in synchronism with the high frequency clock based on the transition timing.例文帳に追加

更に、高周波クロックを生成する構成を設け、生成された高周波クロックに同期させつつ前記遷移タイミングに基づいて画素クロック（ＰＣＬＫ）を生成する。 - 特許庁

The phase of the clock signal is adjusted by a clock phase adjusting circuit 25 by taking the phase shift generating at the time of the noise removal of the clock signal in the EMI filter 31 into consideration.例文帳に追加

ＥＭＩフィルタ31でのクロック信号のノイズの除去の際に生じる位相ずれを考慮してクロック信号の位相をクロック位相調整回路25にて調整する。 - 特許庁

To attain an efficient operation following a bus clock from a clock generation output control means of a host system without requiring a mechanism for generating a special clock for an operation.例文帳に追加

動作用の特別のクロックを生成する仕組みを必要とせずに、ホストシステムのクロック生成出力制御手段からのバスクロックに従う効率的な動作を可能とする。 - 特許庁

To provide a clock synchronization circuit for generating clock output provided with a fixed frequency and data output synchronized with the clock output without depending on the state of data input.例文帳に追加

データ入力の状態に依存せず、一定周波数を持つクロック出力と、クロック出力に同期したデータ出力を生成するクロック同期回路を得ることである。 - 特許庁

Then a data extracting clock signal, synchronized with the horizontal synchronizing signal fh, is generated by a clock generating circuit 16e based on the fh synchronization system clock signal.例文帳に追加

そして、このｆｈ同期システムクロック信号をもとに、クロック生成回路１６ｅにより、水平同期信号ｆｈに同期したデータ抽出用クロック信号を生成する。 - 特許庁

The local oscillation signal generator unit includes a first reference clock generator for generating a first reference clock, a second reference clock generator for generating a second reference clock having a different frequency from the first reference clock, a selector for selecting the clock producing a smaller spurious between the first reference clock and the second reference clock, and a local oscillator for generating the local oscillation signal using the selected reference clock.例文帳に追加

局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。 - 特許庁

A PLL control signal is input into a flip-flop 7 and is latched in rising a reference clock, thereby generating a PLL clock signal 1 synchronized with the reference clock.例文帳に追加

ＰＬＬ制御信号をフリップフロップ７に入力し、基準クロックの立ち上がりでラッチすることにより、基準クロックと同期したＰＬＬ制御信号１を生成する。 - 特許庁

To provide a clock signal generator for generating a clock signal whose signal waveform deviation and whose phase distortion due to signal delay is hardly generated in clock signal transmission.例文帳に追加

クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。 - 特許庁

A drive/control clock generating circuit 404 uses the frequency-modulated clock to generate a clock which includes a drive signal and a control signal synchronously with the prescribed period.例文帳に追加

駆動・制御クロック発生回路４０４は、周波数変調されたクロックを用いて駆動信号及び制御信号を含むクロックを、上記所定周期に同期して発生する。 - 特許庁

To provide a pixel clock generating apparatus which makes the phase control of a pixel clock with a simple constitution and operates normally even when the pixel clock reaches a higher speed.例文帳に追加

簡単な構成で画素クロックの位相制御を可能にし、かつ、画素クロックがより高速になった場合にも正常に動作する画素クロック生成装置を提供する。 - 特許庁

This initial setting data comprises clock period adjusting data for adjusting a clock output from a clock generating circuit 20 in addition to data of a defective address or the like.例文帳に追加

この初期設定データには、不良アドレス等のデータに加えクロック発生回路２０からのクロック出力を調整するためのクロック周期調整データが含まれている。 - 特許庁

The clock generating apparatus employs a voltage controlled oscillator 16 capable of performing clock oscillation with a plurality of different oscillating characteristics to generate a clock in synchronism with a wobble signal.例文帳に追加

クロック生成装置は、複数の異なる発振特性をもってクロック発振の可能な電圧制御発振器１６を用いてウォブル信号に同期したクロックを生成する。 - 特許庁

The hard macro cell comprises a clock input terminal to input a clock signal from outside, flip-flop circuit which is operated, based on the clock signal inputted from the clock input terminal, clock signal delay circuit for generating a clock delay from the clock input terminal to a clock input terminal of the flip-flop circuit, and controller for controlling the quantity of the clock delay generated by the clock signal delay circuit from outside.例文帳に追加

外部よりクロック信号を入力するクロック入力端子と、前記クロック入力端子から入力されたクロック信号に基づいて動作するフリップフロップと、前記クロック入力端子から前記フリップフロップのクロック入力端子までのクロックディレイ量を生成するクロック信号遅延回路と、前記クロック信号遅延回路で生成されるクロックディレイ量を外部から制御する制御手段とを備える。 - 特許庁

A semiconductor memory device of the present invention comprises: a clock adjustment part for, when an enable signal is activated, receiving a first clock and generating a second clock having a period closer to a target clock period than the first clock; and an AC input clock generation part for outputting one of the first clock and the second clock as an AC input clock according to the enable signal.例文帳に追加

本発明の半導体メモリ装置は、イネーブル信号がアクティブになったとき第１クロックを受信して前記第１クロックより目標クロック周期に近い周期を有する第２クロックを生成するクロック調節部及びイネーブル信号により前記第１クロック及び前記第２クロックのうちひとつをＡＣ入力クロックとして出力するＡＣ入力クロック生成部を含む。 - 特許庁

In a method for transmitting data, a data transmitter and a data receiver are provided with external clock receiving parts for respectively receiving a clock signal from the outside and sampling clock generating parts for generating a sampling clock for a predetermined frequency on the basis of the clock signal received by the external clock receiving part, wherein the accuracy of external clocks received by the respective external clock receiving parts coincide with each other.例文帳に追加

データ伝送方法は、データ送信装置およびデータ受信装置が、それぞれ外部からのクロック信号を受信する外部クロック受信部と、外部クロック受信部で受信したクロック信号に基づいて所定周波数のサンプリングクロックを生成するサンプリングクロック生成部とを備え、それぞれの外部クロック受信部が受信する外部クロックの精度が一致していることを特徴とする。 - 特許庁

In the semiconductor memory having a clock synchronous circuit 1a for generating the inner clock signal which synchronizes with clock signal input from outside, a clock signal for which frequency dividing rate for the input clock signal is selectively switched is used as a clock signal for controlling inner action of the clock synchronous circuit.例文帳に追加

外部から入力されたクロック信号と同期した内部クロック信号を生成するクロック同期回路１ａを有する半導体メモリにおいて、クロック同期回路の内部動作を制御するクロック信号として、入力クロック信号に対する分周倍率を選択的に切り替えたクロック信号を使用する。 - 特許庁

In a device for generating a clock signal having a desired phase from input multi-phase clock signals, an intermediate clock generator (11) generates, by using one of the input multi-phase clock signals as a reference clock signal, multi-phase intermediate clock signals in which one cycle is equal to a plurality of cycles of the reference clock signal.例文帳に追加

入力された多相クロック信号から所望の位相のクロック信号を生成する装置において、中間クロック生成器（１１）は、多相クロック信号のいずれか一つを基準クロック信号として、基準クロック信号の複数周期を１周期とする多相中間クロック信号を生成する。 - 特許庁

This computer is provided with plural variable clock generating circuits 115 and 116, a clock output switching circuit 117 for switching outputs from those plural variable clock generating circuits, and an operating system 101 having a clock frequency controlling part 111 for controlling the plural variable clock generating circuits 115 and 116 to output different clock frequencies for executing a program and controlling the switching of the clock output switching circuit 117 to select the output of the clock frequencies.例文帳に追加

複数の可変クロック発生回路１１５、１１６と、この複数の可変クロック発生回路からの出力を切替えるクロック出力切替え回路１１７と、複数の可変クロック発生回路１１５、１１６が、プログラムを実行する異なるクロック周波数を出力するように制御するとともに、クロック出力切替え回路１１７がクロック周波数の出力を選択するように切替え制御するクロック周波数制御部１１１を有するオペレーティングシステム１０１とを備えている。 - 特許庁

The clock-generating circuit has a programmable delayed reference clock-signal circuit to generate a plurality of delayed reference clock signals, and a plurality of delayed clock-signal generators operably connected to the programmable delayed reference clock-signal circuit to generate a clock signal of no overlapping operation.例文帳に追加

複数の遅延された基準クロック信号を生成するプログラム可能な遅延基準クロック信号回路と、プログラム可能な遅延基準クロック信号回路と動作可能に接続され、オーバーラップしないクロック信号を発生する複数の遅延クロック信号発生器とを含む。 - 特許庁

The frequency spread clock generator 502 is structured to be capable of generating the CCD driving clock having the H-period or the L-period in a fixed period by AND-operating a negative logic of a frequency-divided clock with the frequency spread clock divided and a delay clock with the divided clock delayed.例文帳に追加

周波数拡散クロック発生部５０２は、周波数拡散クロックを分周した分周クロックと分周クロックを遅延させた遅延クロックの負論理とのＡＮＤをとるなどして、Ｈ期間またはＬ期間が固定幅となるＣＣＤ駆動クロックを生成可能な構成となっている。 - 特許庁

To provide a clock-generating device which can control the period or phase of a clock pulse in arbitrary time period and the whole clock generation circuits of which is made into the integrated circuit of one chip, and to provide a substrate, an image-forming device and a clock generating method.例文帳に追加

任意の時間でクロックパルスの周期または位相を制御することが可能であってクロック発生回路全体を１チップの集積回路にすることが可能なクロック発生装置、基板および画像形成装置ならびにクロック発生方法を提供する。 - 特許庁

The clock generation section 512 has an output clock generation section (oscillation section 610) for generating the output clock signal according to an input oscillation control signal, and an oscillation control section 616 for generating and supplying to the output clock generation section the oscillation control signal.例文帳に追加

クロック生成部５１２は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部（発振部６１０）と、発振制御信号を生成して出力クロック生成部に供給する発振制御部６１６とを有する。 - 特許庁

A clock generating circuit is connected to a counter circuit which controls an operation timing of the DLL circuit etc. and gives a clock signal intermittently to the counter circuit from the clock generating circuit, so that the clock circuit intermittently operates and the power-saving is attained.例文帳に追加

ＤＬＬ回路等の動作タイミングを制御するカウンタ回路に対して、クロック生成回路を接続し、当該クロック生成回路から間欠的にクロック信号をカウンタ回路に与えることによって、クロック回路を間欠的に動作させ、省電力化を図ることができる。 - 特許庁

This device is provided with a clock-generating part 420 for generating plural clocks whose phases are different, a select part 450 for selecting one of the clocks from among the plural clocks, and for outputting the clock, and a switching control part 440 for controlling the switching of the clock to the different clock within one cycle of the outputting clock, and for outputting the clock.例文帳に追加

位相の異なる複数のクロックを生成するクロック生成部４２０と、前記複数のクロックのうちから何れかのクロックを選択して出力するセレクト部４５０と、出力されるクロックの１周期以内に、異なるクロックへ切り換えて出力するよう制御する切替制御部４４０と、を有することを特徴とする。 - 特許庁

The response speed of the recording clock generating circuit 9 can be switched.例文帳に追加

さらに、記録クロック生成回路９の応答速度を切り替えることができる構成とする。 - 特許庁