「gate lines」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The data lines 171 intersect the gate lines to define the pixel regions.例文帳に追加

データ線171は、ゲート線と交差して画素領域を定義する。 - 特許庁

Gate lines 23 and source lines 24 orthogonal to the gate lines 23 are arranged on an insulating substrate 22.例文帳に追加

絶縁性基板２２の上には、ゲートライン２３と、該ライン２３とは直交してソースライン２４とが配設される。 - 特許庁

A gate driver part sequentially applies gate signals to the plurality of gate lines.例文帳に追加

ゲート駆動部は、複数のゲートラインに対して順番にゲート信号を印加する。 - 特許庁

And the next lines are, through the unknown remembered gate例文帳に追加

続けて「未知の門を通り抜けた先の - 映画・海外ドラマ英語字幕翻訳辞書

A gate driver drives two of gate bus lines G1 to G4 at a time.例文帳に追加

ゲートドライバは、２本ずつゲートバスラインＧ１〜Ｇ４を駆動する。 - 特許庁

A gate drive circuit is electrically connected with the first terminal of a multitude of gate lines and provides a multitude of gate lines with gate signals.例文帳に追加

ゲート駆動回路は、多数のゲートラインの第１端部に電気的に連結され多数のゲートラインにゲート信号を提供する。 - 特許庁

A plurality of gate connecting lines connecting the gate driver and a plurality of the gate lines is stacked together on the peripheral region.例文帳に追加

ゲートドライバと複数のゲート線とを接続する複数のゲート接続線は周辺領域で積層されている。 - 特許庁

Switching elements are disposed on intersections of the gate lines and the data lines.例文帳に追加

ゲートライン及びデータラインの交差部には、スイッチング素子が配置されている。 - 特許庁

The array substrates have gate lines, data lines, and pixel electrodes formed.例文帳に追加

前記アレイ基板においてゲートラインとデータラインと画素電極が形成される。 - 特許庁

A pixel portion comprises a plurality of gate lines, a plurality of data lines, and a plurality of pixels electrically connected to the plurality of gate lines and the plurality of data lines.例文帳に追加

画素部は、複数のゲートライン、複数のデータライン、及び複数のゲートラインと複数のデータラインに電気的に連結された複数の画素で構成される。 - 特許庁

Gate bus lines 1 and source bus lines 2 are formed on a transparent insulative substrate and pixel electrodes 3 are formed at the intersections of the gate bus lines 1 and the source bus lines 2.例文帳に追加

透明絶縁性基板上にゲートバスライン１およびソースバスライン２を形成し、該ゲートバスライン１とソースバスライン２との交差部に画素電極３を形成する。 - 特許庁

This LCD device has a plurality of gate lines and a plurality of shift registers that drive the corresponding gate lines.例文帳に追加

ＬＣＤ装置は、複数のゲートラインと、対応するゲートラインを駆動する複数のシフトレジスタとを有する。 - 特許庁

According to the density, gate lines 19 and readout signal lines 20 are wired.例文帳に追加

その密度に応じて、ゲート線１９及び読出信号線２０が配線される。 - 特許庁

In this EL display device, two lines of pixel rows are selected by applying an ON-voltage to gate signal lines.例文帳に追加

ゲート信号線にオン電圧を印加し、２本の画素行を選択する。 - 特許庁

The driving method includes: turning on gate lines on the N-th row; closing a switch, so that charges of gate lines on two rows are neutralized and a gate ON voltage of gate lines on the N-th row is reduced to a secondary ON voltage for gates; and turning off gate lines on the N-th row.例文帳に追加

駆動方法は、N行目のゲートラインをオンさせ、スイッチをターンオンして、二つの行のゲートラインでの電荷が中和されて、N行目のゲートラインでのゲートオン電圧をゲート第2レベルオン電圧に引き下げ、N行目のゲートラインをオフさせる。 - 特許庁

Two selection gate lines SGD1, SGD2 of bit line side selection transistors, and two selection gate lines SGS1, SGS2 of source line side selection transistors are separately short-circuited every 64 lines of the bit lines to form bit line side selection gate lines SGD and source line side selection gate lines SGS.例文帳に追加

ビット線側選択トランジスタの２本の選択ゲート線ＳＧＤ１、ＳＧＤ２、ソース線側選択トランジスタの２本の選択ゲート線ＳＧＳ１、ＳＧＳ２は、それぞれビット線６４本おきに短絡され、ビット線側選択ゲート線ＳＧＤ、ソース線側選択ゲート線ＳＧＳとなっている。 - 特許庁

The multiplexer 32 connects the lines D-1 to D-K to the gate control lines of the selected groups and connects the gate control lines of the unselected groups to power supply lines.例文帳に追加

マルチプレクサ３２は、駆動線Ｄ ｌ〜Ｄ Ｋを選択されたグループのゲート制御線に接続し、選択されないグループのゲート制御線を電源線に接続する。 - 特許庁

Each of the plurality of sub-control gate lines SCG is connected any one of four main gate control gate lines MCG in the row direction and in order.例文帳に追加

複数のサブコントロールゲート線ＳＣＧの各々は、行方向で順番に、４本のメインコントロールゲート線ＭＣＧのいずれか１本に接続される。 - 特許庁

There are included pixels including switching elements, gate lines such that odd-numbered gate lines and even-numbered gate lines are paired to transmit a 1st gate-ON signal and a 2nd gate-ON signal, and data lines which are connected to the switching elements to transmit a data voltage.例文帳に追加

スイッチング素子を含む画素、スイッチング素子に連結され、奇数番目のゲート線及び偶数番目のゲート線が一対をなして第１ゲートオン信号及び第２ゲートオン信号を各々伝達するゲート線、スイッチング素子に連結され、データ電圧を伝達するデータ線を含む。 - 特許庁

The flat panel display has: a plurality of source lines; and a plurality of gate lines perpendicular to the plurality of source lines.例文帳に追加

フラットパネルディスプレイは、複数のソース線と、複数のソース線に対して垂直な複数のゲート線とを有する。 - 特許庁

The display panel comprises data lines DL, a plurality of gate lines GL perpendicular to the data lines DL, and a pixel array.例文帳に追加

ディスプレイパネルは、データラインＤＬとデータラインＤＬに垂直な複数のゲートラインＧＬと画素アレイからなる。 - 特許庁

These voltages are supplied to bit lines BL of an array block and control gate lines CG.例文帳に追加

これらの電圧は、アレイブロックのビット線ＢＬ及びコントロールゲート線ＣＧに供給される。 - 特許庁

A plurality of gate valves 17 for opening/closing the respective branch pipe lines 11 are provided in the respective branch pipe lines 11.例文帳に追加

各支流管路11に、各支流管路を開閉する複数のゲート弁17を設ける。 - 特許庁

The display substrate includes data lines, gate lines, pixel parts, organic switching elements, and pixel electrodes.例文帳に追加

表示基板はデータ線、ゲート線、画素部及び有機スイッチング素子及び画素電極を含む。 - 特許庁

Two gate lines are present between pixel electrodes in two adjacent rows.例文帳に追加

隣接する2行の画素電極間にゲートラインが2本ある。 - 特許庁

In the thin film transistor display plate, gate lines having gate electrodes are formed on an insulating substrate and semiconductor layers overlapping with the gate electrodes are formed at an upper part of a gate insulating film covering the gate lines.例文帳に追加

薄膜トランジスタ表示板には、絶縁基板上にゲート電極を有するゲート線が形成され、ゲート線を覆うゲート絶縁膜上部には、ゲート電極と重なる半導体層が形成されている。 - 特許庁

A top gate driver 74 applies a positive voltage to the top gate lines 44 in a target moving mode.例文帳に追加

ターゲット移動モードでは、トップゲートドライバ７４がトップゲートライン４４に正電圧を印加する。 - 特許庁

This display device has data bus lines 18 formed on a substrate, gate bus lines 20 intersecting the data bus lines 18 and measurement patterns 24 which consists of the electrically conductive film identical to that for the gate bus line and exist along directions intersecting the gate bus lines 20.例文帳に追加

基板上に形成されたデータバスライン１８と、データバスラインに交差するゲートバスライン２０と、ゲートバスラインと同一の導電膜より成り、ゲートバスラインと交差する方向に延在する測定パターン２４とを有している。 - 特許庁

The device includes a liquid crystal panel, a gate driver and a data driver, wherein the liquid crystal panel includes gate lines connected to the gate diver as well as data lines connected to the data driver and a controller for sharing charges between adjacent gate lines is connected between the adjacent gate lines.例文帳に追加

装置は、液晶パネルと、ゲートドライバーと、データドライバーとを備え、液晶パネルには、ゲートドライバーに接続されるゲートラインと、データドライバーに接続されるデータラインとを設置され、隣接するゲートラインの間に、隣接するゲートラインに電荷共用をさせる制御装置が接続される。 - 特許庁

The display device includes a gate driving section which transmits a precharge gate-on voltage and a normal gate-on voltage to a plurality of gate lines, a data driving section which applies a data voltage to data lines, and a plurality of pixels which are connected to the gate lines and data lines.例文帳に追加

本発明の液晶表示装置は、予備充電ゲートオン電圧及び正常ゲートオン電圧を複数のゲート線に伝達するゲート駆動部と、データ電圧をデータ線に印加するデータ駆動部と、ゲート線及びデータ線に接続されている複数の画素とを備えている。 - 特許庁

The gate lines of horizontal arrangement, the source lines of vertical arrangement, and thin film transistors arranged at the parts orthogonal to the gate lines and the source lines are provided on the transparent substrate.例文帳に追加

横方向に配列されたゲート線と、縦方向に配列されたソース線と、ゲート線とソース線とが直交する部分に配置された薄膜トランジスタと、が透明基板上に設けられる。 - 特許庁

The semiconductor memory is provided with a source line controller and a plurality of nonvolatile memory cells which are arranged on a matrix and connected to control gate lines, selection gate lines, bit lines and source lines.例文帳に追加

半導体メモリは、マトリックス上に配置され、制御ゲート線、選択ゲート線、ビット線およびソース線に接続された複数の不揮発性のメモリセルおよびソース線制御部を有する。 - 特許庁

To provide an electrostatic discharge preventing circuit for a TFT- LCD (thin film transistor liquid crystal display device) capable of efficiently dispersing electrostatic electricity from gate lines and data lines to the gate lines and the data lines.例文帳に追加

ゲート・ラインおよびデータ・ラインへ、また、ゲート・ラインおよびデータ・ラインから静電気をより有効に分散させる、ＴＦＴ−ＬＣＤのための静電放電防止回路を提供すること。 - 特許庁

Furthermore, dummy gate bus lines and dummy source bus lines with wide breadths are formed along the edges adjacent to pixels and distant from the gate bus lines or the source bus lines in the effective display region 45.例文帳に追加

さらに、有効表示領域４５におけるゲートバス配線あるいはソースバス配線がなく画素が在る辺に沿って幅広のダミーゲートバス配線またはダミーソースバス配線を形成する。 - 特許庁

In the array substrate and the display unit having the same, a pixel part contains many gate lines, many data lines and many pixels electrically connected with many gate lines and many data lines.例文帳に追加

アレイ基板及びこれを有する表示装置において、画素部は、多数のゲートライン、多数のデータライン、及び多数のゲートラインと多数のデータラインに電気的に連結された多数の画素を含む。 - 特許庁

The solid imaging device 3 has a simple matrix structure, a plurality of bottom gate lines 41 arranged in parallel are arranged on a transparent substrate 17, a plurality of top gate lines 41 are arranged orthogonally to the bottom gate lines 41 in the plan view, and double gate transistors 20 are disposed at respective intersections of the bottom gate lines 41 and top gate lines 44.例文帳に追加

この固体撮像デバイス３は単純マトリクス構造であり、互いに平行に配列された複数のボトムゲートライン４１が透明基板１７上に配列され、複数のトップゲートライン４４が平面視してボトムゲートライン４１に対して直交するよう配列され、ボトムゲートライン４１とトップゲートライン４４の各交差部にダブルゲートトランジスタ２０が設けられている。 - 特許庁

A plurality of gate lines 5 and a plurality of drain lines 6 are arranged by crossing each others, and every other gate lines 5a of a half of the plurality of gate lines 5 are connected to gate drivers 4a provided in one substrate projection edge, and remaining half gate lines 5b are connected to gate drivers 4b provided in an opposing side projection edge.例文帳に追加

複数のゲートライン５と複数のドレインライン６が互いに直交させて配設され、複数のゲートライン５のうちの１本置きの半数のゲートライン５ａは一方の基板突出縁辺に設置されたゲートドライバ４ａに接続され、残りの半数のゲートライン５ｂは対向側突出縁辺に設置されたゲートドライバ４ｂに接続されている。 - 特許庁

A first holding capacitor of the plurality of the pixel portions connected to the shorter gate routing wiring line out of the two gate routing wiring lines through the gate wiring lines is larger than a second holding capacitor of the plurality of the pixel portions connected to the longer gate routing wiring line out of the two gate routing wiring lines through the gate wiring lines.例文帳に追加

ゲート配線を介して二本のゲート引き回し配線のうち短い方のゲート引き回し配線に接続された複数の画素部の第一保持容量は、ゲート配線を介して二本のゲート引き回し配線のうち長い方のゲート引き回し配線に接続された複数の画素部の第二保持容量よりも大きい。 - 特許庁

In the peripheral area, a gate driving circuit 170 connected with the gate lines, and a logic circuit 180 for VI put between this gate driving circuit 170 and the gate lines are formed.例文帳に追加

周辺領域には、ゲート線と連結したゲート駆動回路１７０と、このゲート駆動回路１７０とゲート線との間に挿入されたＶＩ用論理回路１８０が形成されている。 - 特許庁

The common electrodes 134 are arrayed in parallel with the gate lines 121.例文帳に追加

共通電極134は、ゲート線121と平行に配列されている。 - 特許庁

The contact hole 6 formed in the projecting portion is formed between the gate interconnection lines 3 and 4, while the contact hole 7 formed in the projecting portion is formed between the gate interconnect lines 4 and 5.例文帳に追加

また、突出部に形成されたコンタクトホール７は、ゲート配線４とゲート配線５との間に形成されている。 - 特許庁

To provide a high-reliability gate drive circuit for providing a plurality of gate signals to a plurality of gate lines.例文帳に追加

複数のゲートラインに複数のゲート信号をそれぞれ供給する高信頼性のゲート駆動回路について開示している。 - 特許庁

A display panel includes a plurality of pixels, a data line, a pair of gate lines, a first gate driving circuit, and a second gate driving circuit.例文帳に追加

表示パネルは複数の画素、データライン、一対のゲートライン、第１ゲート駆動回路及び第２ゲート駆動回路を含む。 - 特許庁

The first and second gate driving circuits output gate clock pulses or gate clock bar pulses as gate driving signals to a plurality of gate lines GL1, etc., GLn in response to the start pulses.例文帳に追加

第１及び第２ゲート駆動回路は、開始パルスに応答してゲートクロックパルス又はゲートクロックバーパルスを複数のゲートラインＧＬ１、…、ＧＬｎにゲート駆動信号として出力する。 - 特許庁

Each pixel region is defined by gate lines and data lines formed so as to cross each other on the lower substrate.例文帳に追加

下部基板には、相互交差するゲートラインとデータラインによって各画素領域が規定される。 - 特許庁