「line memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SHARED BIT LINE CROSS POINT MEMORY ARRAY例文帳に追加

共有ビット線クロスポイントメモリアレイ - 特許庁

WORD LINE VOLTAGE CONTROL OF MEMORY INSIDE例文帳に追加

メモリ内のワード線電圧制御 - 特許庁

WORD LINE DRIVING SYSTEM FOR DYNAMIC MEMORY例文帳に追加

ダイナミックメモリのワード線駆動システム - 特許庁

A memory core includes a bit line and a word line.例文帳に追加

メモリコアがビット線およびワード線を備えている。 - 特許庁

The line image data S10 is inputted to a line memory 21.例文帳に追加

ライン画像データS10 は、ラインメモリ21に入力される。 - 特許庁

The memory cell is connected to the word-line and a bit-line.例文帳に追加

メモリセルは、ワード線とビット線とに接続される。 - 特許庁

To control a word line voltage of a memory inside.例文帳に追加

メモリ内のワード線電圧制御。 - 特許庁

INACTIVATION OF SELECTABLE MEMORY WORD LINE例文帳に追加

選択可能メモリワード線の不活性化 - 特許庁

Line image data S40 in a frame memory 40 is fetched into a line memory 51 and line image data S51 is outputted.例文帳に追加

フレームメモリ40のライン画像データS40 はラインメモリ51に取込まれ、ライン画像データS51 が出力される。 - 特許庁

An excessive line memory is used for pipe line processing for simultaneously performing input/output to the line memory.例文帳に追加

余剰のラインメモリは、ラインメモリに対する入出力を同時に行なうパイプライン処理に用いる。 - 特許庁

To provide wirings of a bit line, a voltage line, and a word line to a memory circuit.例文帳に追加

メモリ回路のビットライン、電圧ライン、ワードラインの配線を提供する。 - 特許庁

LAYOUT OF METAL LINE IN MEMORY CELL例文帳に追加

メモリ・セルにおける金属ラインのレイアウト - 特許庁

MEMORY CHIP AND METHOD FOR DRIVING ROW LINE例文帳に追加

メモリチップと行線を駆動する方法 - 特許庁

The semiconductor memory device is provided with a memory cell MC and bit line sense amplifiers 7B.例文帳に追加

メモリセルＭＣと、ビット線センスアンプ７Ｂとを備える。 - 特許庁

A second line memory 103 stores the previous line of image data.例文帳に追加

第２ラインメモリ１０３は、前ラインの画像データを格納する。 - 特許庁

WORD LINE DECODER IN NAND TYPE FLASH MEMORY例文帳に追加

ＮＡＮＤ型フラッシュメモリのワードラインデコーダ - 特許庁

FORMING METHOD FOR BIT LINE OF FLASH MEMORY ELEMENT例文帳に追加

フラッシュメモリ素子のビットライン形成方法 - 特許庁

LINE ARRANGEMENT STRUCTURE OF SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置のライン配置構造 - 特許庁

MEMORY CELL WITH PLANE-LIKE ACCESS LINE例文帳に追加

平面状にアクセスラインを具備したメモリセル - 特許庁

MEMORY DEVICE HAVING SHIELDED ACCESS LINE例文帳に追加

シールドされたアクセスラインを備えたメモリデバイス - 特許庁

To the memory cell 11, a read word line part 15, a write word line part 16 for the memory cell, a read bit line part 17 for the memory cell and a write bit line part 18 for the memory cell are added.例文帳に追加

また、メモリセル１１に対してリードワードライン部１５、メモリセルのライトワードライン部１６、メモリセルのリードビットライン部１７及びメモリセルのライトビットライン部１８を付加する。 - 特許庁

The nonvolatile memory 20 is connected to the memory controller 10 by an address line, a data line and a control line.例文帳に追加

さらに、不揮発性メモリ２０とメモリコントローラ１０をアドレス線とデータ線と制御線によって接続する。 - 特許庁

The memory module is provided with a large number of memory chips sharing a bus line.例文帳に追加

メモリモジュールはバスラインを共有する多数のメモリチップを含む。 - 特許庁

SELECT LINE ARCHITECTURE FOR MAGNETIC RANDOM ACCESS MEMORY例文帳に追加

磁気ランダム・アクセス・メモリの選択線アーキテクチャ - 特許庁

DYNAMIC WORD LINE DRIVERS AND DECODERS FOR MEMORY ARRAYS例文帳に追加

メモリアレイの動的ワードラインドライバ及びデコーダ - 特許庁

SEMICONDUCTOR MEMORY AND BIT LINE CONTROL METHOD例文帳に追加

半導体メモリおよびビット線制御方法 - 特許庁

SIGNAL LINE DRIVING DEVICE, ADDRESS DECODER AND MEMORY例文帳に追加

信号線駆動装置、アドレスデコーダ及びメモリ - 特許庁

PRECHARGE BY CAPACITOR SUPPORT OF MEMORY DIGIT LINE例文帳に追加

メモリディジット線のキャパシタ支持によるプレチャージ - 特許庁

LINE MEMORY MOUNTING DEVICE AND TELEVISION RECEIVER例文帳に追加

ラインメモリ実装装置とテレビジョン受信装置 - 特許庁

An intersection of the line 122 and the line 112 forms a memory cell layer.例文帳に追加

ビット線122とワード線112の交点は、メモリセルの層を形成する。 - 特許庁

The memory cell array includes memory cells arranged at crossing points of a bit-line and word-line matrix of the memory cell array.例文帳に追加

メモリ・セル・アレイは、メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有する。 - 特許庁

WORD LINE PROTECTION DEVICE FOR PROTECTING WORD LINE STRUCTURE OF FLASH MEMORY ARRAY AND WORD LINE STRUCTURE FOR FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリアレイのワード線構造を保護するためのワード線保護装置およびフラッシュメモリアレイのためのワード線構造 - 特許庁

SEMICONDUCTOR MEMORY DEVICE INCLUDING SUB-WORD LINE DRIVER例文帳に追加

サブワードラインドライバーを含む半導体メモリ装置 - 特許庁

METHOD OF FORMING BIT LINE OF SEMICONDUCTOR MEMORY ELEMENT例文帳に追加

半導体メモリ素子のビットライン形成方法 - 特許庁

MEMORY SYSTEM FOR KEEPING CACHE LINE CLEAN例文帳に追加

キャッシュラインをクリーンな状態に保つメモリシステム - 特許庁

STATIC RANDOM ACCESS MEMORY COMPRISING GLOBAL BIT LINE例文帳に追加

グローバルビット線を有するスタティックランダムアクセスメモリ - 特許庁

BIT LINE PRECHARGE CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置のビットラインプリチャージ回路 - 特許庁

The semiconductor memory device comprises: a bit line; a word line; a memory cell arranged on a crossing part of the bit line and the word line; and a readout circuit electrically connected to the bit line.例文帳に追加

ビット線と、ワード線と、ビット線とワード線との交差部に配置されたメモリセルと、ビット線に電気的に接続された読み出し回路と、を備える。 - 特許庁

A semiconductor memory cell includes a bit line, a word line, a memory cell disposed at an intersection between the bit line and the word line, and a readout circuit electrically connected to the bit line.例文帳に追加

ビット線と、ワード線と、ビット線とワード線との交差部に配置されたメモリセルと、ビット線に電気的に接続された読み出し回路と、を備える。 - 特許庁

To provide a memory module and a method of arranging a signal line of the memory module.例文帳に追加

メモリモジュール及びその信号ライン配置方法を提供する。 - 特許庁

To use an inexpensive memory as the line memory of a decoding circuit.例文帳に追加

復号回路のラインメモリとして廉価なメモリを使用可能にする。 - 特許庁

MEMORY CIRCUIT INCLUDING WORD LINE RESET CIRCUIT AND METHOD FOR RESETTING WORD LINE例文帳に追加

ワード線リセット回路を含むメモリ回路及びワード線のリセット方法 - 特許庁

A first line memory 102 stores a present line of image data transmitted from the frame memory 101.例文帳に追加

第１ラインメモリ１０２は、フレームメモリ１０１から転送された現ラインの画像データを格納する。 - 特許庁

Also, the cache memory 2 is provided with a line index memory 101 for specifying the cache line.例文帳に追加

また、キャッシュメモリ２は、前記キャッシュラインを特定するためのラインインデックスメモリ１０１を備える。 - 特許庁

SEMICONDUCTOR MEMORY OF DIVIDED WORD LINE TYPE例文帳に追加

ディバイデッドワードライン方式の半導体記憶装置 - 特許庁