「memory-cells」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Forming is executed for the first memory cells MC in a selectively specified area of the memory cell array, and thereby the first memory cells MC are changed to second nonvolatile memory cells MCa.例文帳に追加

メモリセルアレイの中から選択的に指定された領域において第１メモリセルＭＣに対するフォーミングが実行され、不揮発性の第２メモリセルＭＣａに変更される。 - 特許庁

STORAGE ELEMENT OF ACTIVE STRAP MAGNETIC RANDOM ACCESS MEMORY CELLS例文帳に追加

アクティブストラップ式磁気ランダムアクセスメモリの記憶素子 - 特許庁

A portion of the cell arrays forms a memory cell array MA that has the cells as memory cells MC, and another portion of the cell arrays forms a reference cell array RA that has the cells as reference cells RC.例文帳に追加

一部のセルアレイは、セルをメモリセルＭＣとするメモリセルアレイＭＡ、他の一部のセルアレイがセルを参照セルＲＣとする参照セルアレイＲＡとなる。 - 特許庁

To provide a magnetic memory device with magnetic memory cells of which heat loss is reduced, and to facilitate magnetic memory cell switching.例文帳に追加

磁気メモリセルの熱損失を減少させて、磁気メモリセルの切替えを容易にすること。 - 特許庁

The memory device includes the nonvolatile memory cell 103 and two volatile memory cells 104, 105.例文帳に追加

メモリ装置は、不揮発性メモリセル１０３と、２つの揮発性メモリセル１０４、１０５を有する。 - 特許庁

The memory cell array 11 has a memory cell array group in which a plurality of memory cells are connected in series.例文帳に追加

メモリセルアレイ１１は、メモリセルが複数個直列に接続されたメモリセル群を有する。 - 特許庁

A memory includes: a memory cell array which stores data therein; and a write driver which writes data to memory cells.例文帳に追加

メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。 - 特許庁

The flash memory cells store a boot loader beginning at a lowest memory address of the flash memory space.例文帳に追加

フラッシュメモリセルは、フラッシュメモリ空間の最下位のメモリアドレスで始まるブートローダを記憶する。 - 特許庁

Memory cells in a first group of the memory cells are nonvolatile memory cells ME1 and ME2, the data of which can be written electrically in and deleted from.例文帳に追加

複数のメモリーセルのうちの第１のグループのメモリーセルは、電気的にデータの書き込み及び消去が可能な不揮発性メモリーセルＭＥ１、ＭＥ２である。 - 特許庁

To provide a semiconductor memory having high repair efficiency of defective memory cells.例文帳に追加

不良メモリセルの救済効率の高い半導体装置を提供する。 - 特許庁

A memory cell array 1 has a plurality of memory cells arranged in a matrix form.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリックス状に配置されている。 - 特許庁

The memory cell arrays are made with memory cells arrayed in a matrix form.例文帳に追加

上記メモリセルアレイは、メモリセルがマトリックス状に配置されて形成される。 - 特許庁

METHOD FOR WRITING INTO MEMORY ARRAY COMPRISING A PLURALITY OF THREE TERMINAL MEMORY CELLS例文帳に追加

複数の３端子メモリセルを含むメモリアレイに対する書き込み方法 - 特許庁

The memory cell array 2 includes a plurality of memory cells including a floating gate.例文帳に追加

メモリセルアレイ２は、フローティングゲートを備える複数のメモリセルを有している。 - 特許庁

The m step memory cells are divided into continuous 2 step memory cell pairs.例文帳に追加

上記ｍ段のメモリセルは、連続する２段毎のメモリセル対に分ける。 - 特許庁

MEMORY DEVICE IN WHICH MEMORY CELLS HAVING MUTUALLY COMPLEMENTARY DATA ARE ARRANGED例文帳に追加

互いに相補されるデータを有するメモリセルが配列されるメモリ装置 - 特許庁

Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).例文帳に追加

しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁

METHOD FOR PROGRAMMING ARRAY HAVING PLURAL MEMORY CELLS例文帳に追加

複数のメモリセルを有するアレイをプログラムする方法 - 特許庁

TRENCH-TYPE NONVOLATILE MEMORY CELLS AND MANUFACTURE THEREOF例文帳に追加

トレンチ型不揮発性メモリセル及びその製造方法 - 特許庁

Deciding memory cells JMC0-JMCn are provided, in addition to 1T/1C-type memory cells MC0-MCn.例文帳に追加

１Ｔ／１Ｃ型メモリセルＭＣ０〜ＭＣｎに加えて、判定用メモリセルＪＭＣ０〜ＪＭＣｎが設けられる。 - 特許庁

First and second redundant memory cells are arranged at both sides of arrangement regions of a plurality of regular memory cells.例文帳に追加

第１および第２冗長メモリセルは、複数のレギュラーメモリセルの配置領域の両側に配置される。 - 特許庁

In the illustrative array of the thermally supported magnetic memory structure, each magnetic memory structure is provided with memory cells (350), writing conductors (310) which are in contact with the memory cells (350), and heating systems (360) which are in contact with the memory cells (350).例文帳に追加

熱支援型磁気メモリ構造の例示的なアレイにおいて、磁気メモリ構造の各々は、メモリセル(350)、メモリセル(350)と接触する書込み導体(310)、及び、メモリセル(350)と接触する加熱システム(360)を備える。 - 特許庁

The operating method of a variable resistance memory device includes: applying a reset pulse to a plurality of memory cells (reset memory cells) that enters a reset state, and applying a set pulse to a plurality of memory cells (set memory cells) that enters a set state.例文帳に追加

本発明の可変抵抗メモリ装置の動作方法は、リセット状態に変化する複数のメモリセル（リセットメモリセル）にリセットパルスを印加し、セット状態に変化する複数のメモリセル（セットメモリセル）にセットパルスを印加する段階で構成される。 - 特許庁

Moreover, two memory cells MC are selected, and the sub-bit line SBL from the memory cell to the main bit line MBL is held between these memory cells.例文帳に追加

また、メモリセルＭＣを２つ選択し、これらのメモリセルで、メモリセルから主ビット線ＭＢＬに至る副ビット線ＳＢＬを挟む。 - 特許庁

A memory cell 161 of 21 pieces of each row consists of first memory cells 161a of 5 pieces and second memory cells 161b of 16 pieces.例文帳に追加

各行の２１個のメモリセル１６１は、５個の第１のメモリセル１６１ａと、１６個の第２のメモリセル１６１ｂとからなる。 - 特許庁

A memory block MB includes memory cells MC for recording the information and a redundancy memory cell RC to be replaced with one of the memory cells to record the information in place of this memory cell.例文帳に追加

メモリブロックＭＢは、情報を記録するメモリセルＭＣと、メモリセルの１つと置換されて該メモリセルに代わって情報を記録する冗長メモリセルＲＣと、を含む。 - 特許庁

Dummy cells (DC) aligned in a row direction with regular memory cells (MC) and having the same layout as the regular memory cells are arranged in rows and columns.例文帳に追加

正規メモリセル（ＭＣ）と行方向に整列して正規メモリセルと同一のレイアウトを有するダミーセル（ＤＣ）を行列状に配列する。 - 特許庁

The memory array circuit 4010 compares the addresses of the plurality of first memory cells with those of first memory cells to be written to select the first memory cells based on the comparison result.例文帳に追加

メモリアレイ回路４０１０は、複数個の第１メモリセルのアドレスと書き込み対象である第１メモリセルのアドレスとを比較し、比較結果に基づいて第１メモリセルを選択する。 - 特許庁

EARLY DEGRADATION DETECTION IN FLASH MEMORY USING TEST CELLS例文帳に追加

テストセルを用いたフラッシュメモリの劣化の早期検出 - 特許庁

Other magnetic memory cells are positioned at a perimeter of the array.例文帳に追加

他の磁気メモリセル(P)はアレイの周辺に配置される。 - 特許庁

A plurality of memory cells are arranged in rows and columns in a memory cell array 1.例文帳に追加

メモリセルアレイ１には、複数のメモリセルが行及び列に配置されている。 - 特許庁

METHOD OF FORMING MULTI-LEVEL CELLS IN MEMORY ARRAY AND MOS MEMORY CELL例文帳に追加

メモリアレイにおけるマルチレベルのセルを形成する方法及びＭＯＳメモリセル - 特許庁

The memory reads the stored information from the S-number of the memory cells 111r1, 111r2, ....例文帳に追加

Ｓ個のメモリセル１１１ｒ１、１１１ｒ２、・・・から記憶情報を読み出す。 - 特許庁

The nonvolatile magnetic thin film memory device has: a substrate; and a memory cell array composed of memory cells each having a magnetoresistance effect element, the memory cells being two-dimensionally arranged on the substrate.例文帳に追加

不揮発磁気薄膜メモリ装置は、基板と、その基板上に磁気抵抗効果素子を有するメモリセルが二次元状に配されたメモリセルアレイとを有している。 - 特許庁

A memory chip 1 is mixedly mounted with memory cells 2 and 3 of a ROM and a RAM.例文帳に追加

メモリチップ１は、ＲＯＭとＲＡＭとのメモリセル２，３を混載している。 - 特許庁

To achieve high integration of memory cells and capacitance increase in the memory cell capacitor.例文帳に追加

メモリセルの高集積化およびメモリセルのキャパシタの容量増大を図る。 - 特許庁

Alternatively, the individual memory elements may comprise flash memory cells.例文帳に追加

一方、個別的なメモリ要素はフラッシュメモリセルを包含することが可能である。 - 特許庁

The memory cell unit is constituted by connecting a plurality of the memory cells in series.例文帳に追加

メモリセルユニットは、メモリセルが複数個直列に接続されて構成される。 - 特許庁

The replacement section 2, 3 decides a redundant memory cell out of the redundant memory cells 12 for replacing a memory cell to be replaced out of memory cells 11.例文帳に追加

置換部（２、３）は、メモリセル（１１）のうちの置換対象メモリセルを置換する置換先冗長メモリセルを、冗長メモリセル（１１）のうちから定める。 - 特許庁

To provide a ferroelectric memory having reduced areas for the memory cells.例文帳に追加

メモリセルの占有面積を小さくした強誘電体メモリを提供する。 - 特許庁

The memory cell array 2 is provided with a plurality of memory cells arrayed in a matrix.例文帳に追加

メモリセルアレイ２は、行列状に配列された複数のメモリセルを有する。 - 特許庁

The memory cell array is configured by arranging memory strings, each of which includes a plurality of memory cells connected in series.例文帳に追加

メモリセルアレイは、直列接続された複数のメモリセルからなるメモリストリングを配列してなる。 - 特許庁

A memory cell array 1 has a plurality of memory cells for storing a plurality of bits in one memory cell.例文帳に追加

メモリセルアレイ１は、１つのメモリセルに複数ビットを記憶する複数のメモリセルを有している。 - 特許庁

This semiconductor memory has a memory cell array connecting m (=10) step memory cells 33m1, 33m2, 33m3, ..., 33m1 in series.例文帳に追加

ｍ(＝１０)段のメモリセル３３m1、３３m2、３３m3、…、３３m1が直列に接続されたメモリセルアレイを備える。 - 特許庁

After that, when memory cells having higher value than voltage EV exist in the plurality of memory cells, operation is returned to operation in which the threshold value of the plurality of memory cells is set to voltage EV or less.例文帳に追加

その後、複数のメモリセルに電圧ＥＶより閾値が高いメモリセルが存在する場合は、複数のメモリセルの閾値を電圧ＥＶ以下に設定する動作に戻る。 - 特許庁