「microprocessor core」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When the fault is caused in a FB(function block) core part 4, a microcomputer 14 controls a reset circuit 11 and resets the microprocessor 7 of the FB core part 4.例文帳に追加

ＦＢ（ファンクションブロック）コア部４で障害が発生した場合、マイクロコンピュータ１４は、リセット回路１１を制御して、ＦＢコア部４のマイクロプロセッサ７をリセットする。 - 特許庁

The tamper-resistant microprocessor 100 is provided with: a processor core 10; a cache memory control section 20; a code data encryption decryption processing section 30; and a key value register 40 or the like.例文帳に追加

耐タンパマイクロプロセッサ１００は、プロセッサコア１０、キャッシュメモリ制御部２０、コードデータ暗号復号処理部３０、鍵値レジスタ４０等を備える。 - 特許庁

A slave ring oscillator (SRO) cell is arranged adjacent to the microprocessor core and provides redundancy to the DVS system by using together with the EDC cell.例文帳に追加

また、スレーブリング発振器（ＳＲＯ）セルは、マイクロプロセッサーコアに隣接して配置されＥＤＣセルと一緒に使用されてＤＶＳシステムに冗長度を供給する。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁

In some embodiments, a functional block such as a microprocessor core having an associated clock signal is powered by at least one switching-type voltage regulator.例文帳に追加

いくつかの実施例では、関連するクロック信号を有するマイクロプロセッサ・コアのような機能ブロックに対して、少なくとも１つのスイッチング・タイプの電圧レギュレータによって電力が供給される。 - 特許庁

To provide a microprocessor equipped with a data transfer engine for enabling a processor core to automatically perform data transfer to be performed the next without performing the polling of the end of the processing of a peripheral circuit.例文帳に追加

プロセッサコアが周辺回路の終了判定を行うことでポーリングやストールが発生し、他の処理を実行することができないため、プロセッサ全体の性能が低下する。 - 特許庁

In a method and a device for a dynamic voltage scaling (DVS) system, actual activities and critical paths inside a microprocessor core are measured using an embedded delay checker (EDC).例文帳に追加

ダイナミック電圧スケーリング（ＤＶＳ）システムのための方法と装置は、埋め込まれた遅延チェッカー（ＥＤＣ）セルを用いてマイクロプロセッサーコア内の実際の行動とクリティカルパスを測定する。 - 特許庁

An interrupt input terminal 111 is added to a microprocessor core 121 and controlled to set the address input terminals 105 and 106, data input terminals 107 and 108 and input/output control terminals 109 and 110 in an input state respectively.例文帳に追加

双方向アドレス入出力端子と双方向信号制御端子を備え、割り込み制御端子により、前記アドレス入出力端子と前記信号制御端子が入力状態に遷移することにより、外部からマイクロプロセッサに直接データを書き込むことが出来るようにする。 - 特許庁

To provide a semiconductor integrated circuit having reduced circuit scale and reduced power consumption while achieving desired processing throughput, by making the processing in the encryption and decryption of AES system be allocated to hardware having a core logic circuit and a microprocessor operating on the basis of software.例文帳に追加

ＡＥＳ方式の暗号化及び復号化における処理を、論理回路を中心とするハードウェアと、ソフトウェアに基づいて動作するマイクロプロセッサとに分担させることによって、所望の処理スループットを実現しつつ回路規模又は消費電力を低減した半導体集積回路を提供する。 - 特許庁

This evaluation microprocessor constituted by a variable logic device 36 has a test interface unit 80 for connecting a first user logic 25 to the CPU bus 20 coupled with a processor core, and connecting them to an external evaluation controller 7, and user interface units 23, 24 capable of connecting the CPU bus to a target system.例文帳に追加

可変論理デバイス（３６）で構成される評価用マイクロプロセッサは、プロセッサコアが結合するＣＰＵバス（２０）に第１ユーザロジック（２５）を接続し、それらを外部の評価用コントローラ（７）に接続するテストインタフェースユニット（８０）と、ＣＰＵバスをターゲットシステムへ接続可能にするユーザインタフェースユニット（２３，２４）とを有する。 - 特許庁