例文 (18件) | 共起表現 |
multiprocessorsを含む例文一覧と使い方
該当件数 : 18件
sparse matrix multiplication on vector multiprocessors 例文帳に追加
ベクトル・マルチプロセッサ上での疎行列乗算 - コンピューター用語辞典
MULTIPROCESSORS AND BUS ARBITRATION METHOD THEREFOR例文帳に追加
マルチプロセッサおよびそのバス調停方法 - 特許庁
COMMUNICATION CONTROLLER BETWEEN RECEPTION SIDE DEPENDENT MULTIPROCESSORS例文帳に追加
受信側依存マルチプロセッサ間通信制御装置 - 特許庁
The Split-C architecture does not currently support the use of shared-memory multiprocessors. 例文帳に追加
Split-Cアーキテクチャは現在の所メモリ共有型マルチプロセッサの利用はサポートしていない。 - コンピューター用語辞典
To provide multiprocessors and the bus arbitration method capable of shortening time required for bus arbitration and accelerating the operation of the entire system.例文帳に追加
バス調停にかかる時間を短縮でき、システム全体の動作の高速化を実現できるマルチプロセッサおよびそのバス調停方法を提供する。 - 特許庁
To conduct a barrier synchronization at high speed between multiprocessors by reducing the overhead of parallel processing without adding a special hardware mechanism.例文帳に追加
特別なハードウェア機構の追加をせずに並列処理のオーバーヘッドを削減し、高速にマルチプロセッサ間でのバリア同期を行う。 - 特許庁
To manage synchronous communication between two or more instruction threads executed by one or more multiprocessors or multiprocessor cores.例文帳に追加
1つ以上のマルチプロセッサまたはマルチプロセッサコアにより実行されている2つ以上の命令スレッド間の同期通信を管理する。 - 特許庁
To provide a multiprocessor system, with which time for data transfer between multiprocessors is shortened.例文帳に追加
この発明は、マルチプロセッサ間でのデータ転送時間を短縮したマルチプロセッサシステムを提供することを課題とする。 - 特許庁
To schedule multiprocessors so as to improve the availability of all the processors in the multiple executions of sequential jobs and parallel jobs.例文帳に追加
逐次ジョブと並列ジョブの多重実行時に、全プロセッサの稼働率を向上するようにマルチプロセッサのスケジューリングをすることにある。 - 特許庁
To provide a controller which intermediates a reset operation between processors of an information processor comprised of multiprocessors.例文帳に追加
マルチプロセッサで構成された情報処理装置のプロセッサ間のリセット動作を調停する制御装置を提供する。 - 特許庁
Finally, the virtual-memory system was not designed to support the tightly coupled multiprocessors that are becoming increasingly common and important today. 例文帳に追加
最後にもう一つ付け加えるなら、この仮想記憶システムは現在普及がすすみ重要になってきている密結合マルチプロセッサに対応するように設計されていなかったのです。 - FreeBSD
A completely new design, on the other hand, could take advantage of large memories, conserve disk transfers, and have the potential to run on multiprocessors. 例文帳に追加
その一方で、完全に新しい設計は大容量メモリを利用し、 ディスクへのデータ転送を低減し、マルチプロセッサで動作することができる能力を持っていました。 - FreeBSD
To obtain a multiprocessor of high performance by providing independent bus and external bus I/F for every different architecture when a plurality of multiprocessors are contained on one chip.例文帳に追加
同一チップ上に複数のマルチプロセッサを含む場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサを得ることを目的とする。 - 特許庁
To obtain a multiprocessor of high performance by providing an independent bus and an external bus I/F for every different architecture when a plurality of multiprocessors are contained on one chip.例文帳に追加
同一チップ上に複数のマルチプロセッサを含む場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサを得ることを目的とする。 - 特許庁
To provide a shared memory type information processing system constituted of a multiprocessors (plural CPUs) that is prevented from being stopped with a fault of a main storage in spite of the small number of hardware elements.例文帳に追加
少ないハードウェア量に関わらず、主記憶の故障で停止しないマルチプロセッサ(複数のCPU)で構成される共有メモリ型情報処理システムを提供する。 - 特許庁
To provide a multiprocessor system, provided with an abnormality detecting means for enabling the system to perform continuous operation as the multiprocessor system, even if a single failure takes place in an abnormality detection path which is a common part between multiprocessors.例文帳に追加
マルチプロセッサ間の共通部である異常検出経路に単一故障が発生しても、マルチプロセッサシステムとして継続動作できるようにする異常検出手段を備えたマルチプロセッサシステムを提供する。 - 特許庁
This SoC component includes a plurality of multiprocessors, and each multiprocessor has a local memory used for forming a processor cluster and related to it, and a switch fabric means for connecting the respective processor clusters in an SoC integrated circuit (IC).例文帳に追加
SoC構成要素は、複数の多重プロセッサを含み、各多重プロセッサは、プロセッサ・クラスタを形成する、それと関連付けられたローカル・メモリと、SoC集積回路(IC)内で各プロセッサ・クラスタを接続するスイッチ・ファブリック手段とを有する。 - 特許庁
Concerning the controller of multiprocessor configuration, plural independent general buses 4a and 4b with the connector connections of respective multiprocessors 5a and 5b, dual port memory device 7 having an interruption control function for performing communication between the respective processors through the respective general buses while respectively connecting the plural independent general buses and interlock circuit 9 for the abnormality monitor function of the controller are provided on a back plane board 8.例文帳に追加
本発明は、マルチプロセッサ構成の制御装置において、マルチプロセッサの各々5a、5bをコネクタ接続した複数の独立した汎用バス4a、4bと、該複数の独立した汎用バスの各々を接続し、上記各プロセッサ間の通信を各汎用バスを介して行う割込み制御機能を有するデュアルポートメモリ装置7と、上記制御装置の異常監視機能のインターロック回路9とをバックプレーン基板8上に備えたことを特徴とする。 - 特許庁
例文 (18件) | 共起表現 |
Copyright © Japan Patent office. All Rights Reserved. |
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
Copyright 1994-2010 The FreeBSD Project. All rights reserved. license |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |