「schmitt- trigger」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The NOR gate IC 261 takes the negation of the OR of the output signals of a Schmitt trigger inverter IC 259 and the output signals from the Q2B terminal of the counter IC 260 and inputs it to the CPU as a reset signal.例文帳に追加

ＮＯＲゲートＩＣ２６１は、シュミットトリガインバータＩＣ２５９の出力信号と、カウンタＩＣ２６０のＱ２Ｂ端子からの出力信号（同（４））との論理和の否定をとり、これをＣＰＵに対しリセット信号として入力する。 - 特許庁

The NOR gate IC 261 takes the negation of the OR of the output signals of a Schmitt trigger inverter IC 259 and the output signals from the Q2B terminal of the counter IC 260 and inputs it to the CPU as a reset signal.例文帳に追加

ＮＯＲゲートＩＣ２６１は、シュミットトリガインバータＩＣ２５９の出力信号と、カウンタＩＣ２６０のＱ２Ｂ端子からの出力信号との論理和の否定をとり、これをＣＰＵに対しリセット信号として入力する。 - 特許庁

The Schmitt trigger circuit 10 is configured such that an applied voltage to a reference voltage input terminal 7 of a differential input circuit 2 is dynamically varied with a delay of a specific time by a delay circuit 4 in response to a signal voltage received by the differential input circuit 2.例文帳に追加

差動入力回路２に入力される信号電圧に応答して、遅延回路４により特定の時間だけ遅延をもって差動入力回路２の基準電圧入力端子７への印加電圧をダイナミックに可変するよう構成する。 - 特許庁

To execute waveform shaping signal correction for a pulse waveform signal to be corrected of a digital relay which comprises a sampling signal or a frequency measurement signal, with a simple digital signal treatment without rendering analog waveform processing using a Schmitt trigger IC, a capacitor, or the like.例文帳に追加

サンプリング信号又は周波数計測信号からなるデジタルリレーのパルス波形の被補正信号につき、シュミットトリガＩＣ，コンデンサ等を用いたアナログ波形処理を施すことなく、簡単なデジタル信号処理で波形整形の信号補正を行う。 - 特許庁

The delay circuit 10 is configured by using e.g. a Schmitt trigger circuit, which automatically detects the end of the input signal transition period and controls the supply of power so as to be restored to the usual power supply state as soon as the transition period is finished.例文帳に追加

遅延回路１０は、例えばシュミットトリガ回路を用いて構成することができ、入力信号の遷移期間が終了するのを自動的に検知して遷移期間の終了と同時に通常の電源供給状態に戻るようにコントロールする。 - 特許庁

A resistance R12 and a capacitor C5 compose a stabilizing integrator which integrates the reversing signal of a cryptographic key output of D flip flop F1, and the integrated signal is adjusted in the gain by an operational amplifier A4, and inputted to a Schmitt-trigger circuit which discriminates the white noise by level.例文帳に追加

抵抗Ｒ１２及びコンデンサＣ５は、ＤフリップフロップＦ１の暗号鍵出力の反転信号を積分する安定化積分器を構成し、その積分された信号を、演算増幅器Ａ４でゲイン調整して、ホワイトノイズをレベル弁別するシュミットトリガ回路に入力する。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

The Schmitt trigger circuit comprises a first inverter where a transistor P1 is connected to a transistor N1 in series, a second inverter where a transistor P2 is connected to a transistor N2 in series and an output signal Vin from the first inverter is inputted, and a transistor P3 connected to the transistor P1 in parallel.例文帳に追加

シュミットトリガ回路は、トランジスタＰ１とトランジスタＮ１とが直列に接続されてなる第１のインバータと、トランジスタＰ２とトランジスタＮ２とが直列に接続されてなり、第１のインバータからの出力信号Ｖｉｎを入力する第２のインバータと、トランジスタＰ１と並列に接続されたトランジスタＰ３とを備える。 - 特許庁

A Schmitt trigger ST is connected to the first voltage V1, outputs a first control signal S1 via an inverter INV1, when the first voltage V1 is lower than a second voltage, and outputs a second control signal S2 via the inverter INV1, when the first voltage V1 is higher than a third voltage.例文帳に追加

シュミットトリガーＳＴは第１の電圧Ｖ１に接続して、第１の電圧Ｖ１が第２の電圧よりも低いときにインバータＩＮＶ１を介して第１の制御信号Ｓ１を出力し、第１の電圧Ｖ１が第３の電圧よりも高いときにインバータＩＮＶ１を介して第２の制御信号Ｓ２を出力する。 - 特許庁

The class D amplifier 3N includes: a PWM waveform generating circuit comprising an integral amplifier 4N and a Schmitt trigger circuit 5N; a level shift circuit 6N for shifting the level of a PWM signal; an output buffer B1 for amplifying a signal subjected to level shift; and a feedback circuit 7N for negatively feeding back the output of the output buffer B1 to the integral amplifier 4N.例文帳に追加

Ｄ級アンプ３Ｎは、積分アンプ４Ｎ及びシュミット・トリガ回路５ＮからなるＰＷＭ波形生成回路と、ＰＷＭ信号をレベルシフトするレベルシフト回路６Ｎと、レベルシフトした信号を増幅する出力バッファＢ１と、出力バッファＢ１の出力を積分アンプ４Ｎに負帰還する帰還回路７Ｎとを備える。 - 特許庁

In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.例文帳に追加

フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁

The oscillator 10 can be started surely to oscillate, by turning on and off a switch 31 at half-period intervals of a Schmitt trigger oscillator 32 to repeat starting and stopping a piezoelectric oscillator circuit 2 until it oscillates normally, thus providing many chances for the transient response with the growth of the oscillation amplitude of the piezoelectric oscillator circuit 2.例文帳に追加

発振器１０は、圧電発振回路２が正常に発振するまでは、シュミットトリガ発振回路３２の半周期間隔でスイッチ３１をオンオフして圧電発振回路２の起動と起動停止を繰り返すことにより、圧電発振回路２の発振振幅が成長する過渡応答の機会を多く発生させて確実に発振させることができる。 - 特許庁

As for the electronic equipment equipped with semiconductor integrated circuits and the start-up notification system, a start-up timing signal connected to a power source through a pull-up resistance is generated and the semiconductor integrated circuits are equipped with a start-up control circuit, which is composed of an open drain output buffer connected to one terminal and a Schmitt trigger input buffer.例文帳に追加

複数の半導体集積回路を備えた電子機器及び立ち上げ通知方式において、電源とプルアップ抵抗を介して接続した立ち上げタイミング信号を生成し、前記半導体集積回路は立ち上げ制御回路を備え、前記立ち上げ制御回路は一端子に接続したオープンドレインの出力バッファーとシュミットトリガーの入力バッファとからなることを特徴とする。 - 特許庁