intercellとは 意味・読み方・使い方

To provide a charging method which suppresses the variation of intercell charged states when a secondary battery composed of a plurality of cells is charged.例文帳に追加

複数のセルで構成される二次電池の充電方法において、セル間の充電状態のバラツキを抑えることができる充電方法の提供。 - 特許庁

So when a plurality of standard cells 300 are arranged side by side to constitute a semiconductor integrated circuit, a wiring route of intercell substrate power supply wirings is set at will for improved design flexibility.例文帳に追加

従って、複数のスタンダードセル３００を並べて半導体集積回路を構成する場合には、セル間基板電源配線の配線経路などを自由に設定でき、設計自由度が向上する。 - 特許庁

To increase channel utilization efficiency for data transmission by reducing the exchange frequency of control packets necessary for channel estimation and intercell multiplexing.例文帳に追加

チャネル推定、及びセル間多重送信に必要な制御パケットを交換する回数を低減し、データを送信するためのチャネル利用効率を向上させる。 - 特許庁

With such composition, it is made possible to reduce the impact of proximity intercell interference by reducing electrostatic capacity between the floating gate 6a layers.例文帳に追加

このような構成とすることにより、浮遊ゲート６ａ層間の静電容量を低減させ、隣接セル間干渉の影響を低減することが可能となる。 - 特許庁

To enable distributed schedulers in an enhanced uplink system to allocate uplink transmission resources while preemptively managing intercell interference levels.例文帳に追加

拡張上りリンクシステムでの分散したスケジューラがセル間干渉レベルを予防的に管理しつつ上りリンク送信リソースを割り当てることを可能にする。 - 特許庁

An electrode group of 18 pairs series-connected by intercell connection bodies 7 are housed in a battery jar 1, and the interior of the battery jar 1 is divided by partitions 6 into 18 cell chambers of 2 rows and 9 columns.例文帳に追加

電槽１内にはセル間接続体７で直列に接続された１８組の極板群が収容され、電槽１の内部は隔壁６により２行９列の合計１８セル室に仕切られている。 - 特許庁

The adhesive 40 applied to the gasket-forming surface has an effect of protectively covering flaws of the resin coat formed on the surface of the separator 10a in addition to an effect of adhering the intercell gasket 50 to the separator 10a.例文帳に追加

ガスケット成形面に塗布される接着剤４０は、セル間ガスケット５０をセパレータ１０ａに接着させる機能に加えて、セパレータ１０ａの表面に形成された樹脂コートの欠陥部を覆う保護的なコートとして機能する。 - 特許庁

To provide a flash memory element and a method for manufacturing it for configuring a floating gate so that the upper part can be made narrower than the lower part, for reducing the area of the floating gate while maintaining the overlap area between the control gate and the floating gate, and for reducing intercell interference without lowering a program speed.例文帳に追加

本発明は、フラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートを下部より上部が狭くなるように構成し、コントロールゲートとフローティングゲート間のオーバーラップ面積は維持させながらフローティングゲートの面積を減少させてプログラムスピード(program speed)の低下なしにセル間の干渉(interference)を減らすことを目的としている。 - 特許庁