punch‐through transistorの英語

To control punch through that occurs at the lower part of Fin in a Fin-type MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

本発明は、Ｆｉｎ型ＭＩＳＦＥＴにおいて、Ｆｉｎの下部で生じるパンチスルーを抑制できるようにする。 - 特許庁

Then, the punch-through breakdown voltage between the drain and the source can be improved, thus achieving a desired breakdown voltage characteristic of the MOS transistor 1.例文帳に追加

そして、ドレイン−ソース間のパンチスルー耐圧を向上させ、ＭＯＳトランジスタ１の所望の耐圧特性を実現できる。 - 特許庁

To provide a transistor utilizing electromagnetic action which has a high ON-current/OFF-current ratio while suppressing a decrease in punch-through resistance accompanying microfabrication.例文帳に追加

微細化に伴うパンチスルー耐性の低下を抑制しつつ高いＯＮ電流／ＯＦＦ電流比を有する電磁作用によるトランジスタを実現する。 - 特許庁

The MOS field effect transistor having electric field relaxation layers 107A and 107B and a punch-through stopper layer 108 in gate-overlap structure symmetrically with the gate electrode 103 is provided with a P-type layer 110 of an opposite conductivity type from the N-type punch-through stopper layer 108 on a surface of the punch-through stopper layer 108 to have no rise in threshold voltage.例文帳に追加

ゲート電極１０３と対称的にゲートオーバーラップ構造の電界緩和層１０７Ａ、１０７Ｂとパンチスルーストッパー層１０８を有するＭＯＳ電界効果トランジスタにおいて、Ｎ型パンチスルーストッパー層１０８の表面に、このパンチスルーストッパー層１０８とは反対導電型のＰ型層１１０を設け、しきい値電圧が上昇しないようにしたもの。 - 特許庁

Consequently, a punch through stopper region 4 is formed in a region for forming a submicron CMOS transistor while preventing formation of the punch through stopper region in a region for forming an analog CMOS transistor, a high breakdown strength MOS transistor, a bipolar transistor, a diode or a diffusion resistor.例文帳に追加

それによって、サブミクロンＣＭＯＳトランジスタの形成領域にパンチスルーストッパー領域４を形成するとともに、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗の形成領域にパンチスルーストッパー領域が形成されるのを防ぐ。 - 特許庁

To provide a semiconductor device which can prevent a punch through due to contact implantation and/or source drain implantation, and includes a vertical transistor having superior transistor characteristics, and to a provided method of forming the semiconductor device.例文帳に追加

コンタクト注入および／またはソースドレイン注入を行うことに起因するパンチスルーを防止でき、優れたトランジスタ特性を有する縦型トランジスタを備えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device whereby gate electrode of a P-channel MOS transistor is restrained from being depleted and the punch-through of impurities is also suppressed in a CMOS transistor having a dual gate structure.例文帳に追加

デュアルゲート構造のＣＭＯＳトランジスタにおいて、ＰチャネルＭＯＳトランジスタのゲート電極の空乏化を抑制すると共に、不純物の突き抜けを抑制した半導体装置の製造方法を提供する。 - 特許庁

To provide a PMOS transistor in which decrease of a threshold value and deterioration of cut-off characteristic are prevented by preventing boron punch through in a gate electrode, and a manufacturing method of the transistor.例文帳に追加

ゲート電極でのボロン突き抜けを防止し、しきい値の低下やカットオフ特性の劣化を防止したＰＭＯＳトランジスタとその製造方法を提供する。 - 特許庁