source address registerとは 意味・読み方・使い方

(3) The MHL source apparatus recognizes the setting of 1 in the 3D_CHG flag, transmits a "READ_DEVCAP command" with address information of the 3D information in the capability register added thereto to the MHL sink apparatus, and then, reads only the 3D information from the capability register.例文帳に追加

（３）ＭＨＬソース機器は、3D_CHGフラグに１がセットされたことを認識し、ＭＨＬシンク機器に、ケーパビリティ・レジスタにおける３Ｄ情報のアドレス情報が付加された“READ_DEVCAPコマンド”を送信し、当該ケーパビリティ・レジスタから３Ｄ情報のみを読み込む。 - 特許庁

The portable telephone set 10 requests a server device 30 to register the address book and specification information on the transmission source and transmission destination of the address book, and the specification information is stored in a user information file 40 and the address book uploaded from the portable telephone set 10 to the server device 30 is stored in an address book information file 50.例文帳に追加

携帯電話機10は、アドレス帳と、アドレス帳の送信元及び送信先の特定情報との登録をサーバ装置30に要求し、これら送信元及び送信先の特定情報は利用者情報ファイル40に、また携帯電話機10からサーバ装置30へアップロードされたアドレス帳はアドレス帳情報ファイル50に蓄積される。 - 特許庁

The overwrite entry selecting section 343 then instructs a table updating section 344 to register a transmission source address and a receiving port number in an overwriting target entry corresponding to the detected bit of "1".例文帳に追加

そして、上書エントリ選択部３４３は、検出された「１」のビットに対応する上書き対象のエントリに送信元アドレスと受信ポート番号を登録するようにテーブル更新部３４４へ指示する。 - 特許庁

A debug circuit comprises a data selection unit that selects register data at a register address specified by a debug description sentence among register data directly input from each hardware block without passing through a system bus at a position of the debug description sentence, which outputs register data for a debug, included in a source code of software; and an output information storage unit that stores the selected register data.例文帳に追加

上記課題は、ソフトウェアのソースコードに含まれるデバッグ用にレジスタデータを出力させるデバッグ用記述文の位置で、システムバスを介することなく各ハードウェアブロックから直接入力されるレジスタデータのうち該デバッグ用記述文で指定されるレジスタアドレスのレジスタデータを選択するデータ選択部と、前記選択されたレジスタデータを蓄積する出力情報記憶部とを有することを特徴とするデバッグ回路により達成される。 - 特許庁

The branch prediction device 10 is provided with a branch instruction address holding device 21, a first comparator 22, a source register number storage device 23, an instruction kind storage device 24, an effective flag storage device 25, a branch address storage device 26, a second comparator 27, a branch target address storage device 28 and an entry controller 29.例文帳に追加

分岐予測装置１０は、分岐命令アドレス保持装置２１と、第１の比較器２２と、ソースレジスタ番号記憶装置２３と、命令種別記憶装置２４と、有効フラグ記憶装置２５と、分岐アドレス記憶装置２６と、第２の比較器２７と、分岐先アドレス記憶装置２８と、エントリ制御装置２９とを有する。 - 特許庁

An interrupt control circuit is provided with a means for registering the interrupt register address of each function module, a means for fetching the status of an interrupt source instead of a CPU when interruption is generated and a means for returning a preliminarily fetched value to the CPU when the lead operation of the interrupt register is generated by the CPU.例文帳に追加

本発明の割込み制御回路は、各機能モジュールの割込みレジスタアドレスを登録する手段を有し、割込み発生時に、ＣＰＵに代わって割込みソースの状態をフェッチする手段と、ＣＰＵが前記割込みレジスタのリード動作を発生させると、予めフェッチしておいた値をＣＰＵに返す手段で構成される。 - 特許庁

Minimum/maximum value determiner 21 determines minimum/maximum values among vector elements by use of a calculation result of a fixed-point calculation unit 12 for executing an address dependency source instruction in accordance with a vector gather or vector scatter instruction, and holds the minimum/maximum value in a minimum/maximum value register part 31.例文帳に追加

最小値最大値判定器２１でベクトルギャザー命令又はベクトルスキャッター命令に対するアドレスの依存元命令を実行する固定小数点演算器１２の演算結果を用いてベクトル要素の最小値及び最大値を判定する最小値最大値判定し、この最小値及び最大値を最小値／最大値レジスタ部３１に保持しておく。 - 特許庁

At the time of executing a certain trace instruction during the execution of an object program obtained by compiling the source program, a CPU 110 supplies data stored in a general register specified by the instruction, the instruction address of the trace instruction and a trace command to an internal bus group 10 arranged between the CPU 1 10 and a cache unit 111.例文帳に追加

このソースプログラムをコンパイルして得られるオブジェクトプログラムを実行する中でＣＰＵがトレース命令を実行したときには、ＣＰＵは、その命令が指定する汎用レジスタ内のデータと、そのトレース命令の命令アドレスと、トレースコマンドとを、ＣＰＵとキャッシュユニット１１１との間に設けられた内部バス群１０に供給する。 - 特許庁