はなのもり３ちょうめの英語

さらに、制振装置１は、錘２の外周面またはハウジング３の内周面に緩衝部材（ゴムカバー）２ｂを備えることを特徴とする。例文帳に追加

Further, the damper 1 is provided with a shock-absorbing material (a rubber cover) 2b on the outer peripheral surface of the weight 2 or the inner peripheral surface of the housing 3. - 特許庁

一のメモリ(3)に対して複数の機能ブロックから発行されたアクセス要求の調停を行うメモリ制御装置(1)は、１つ以上のバッファリング回路（30、40）と、アクセス要求(rq)の優先順位に基づいて、アクセス要求(rq)の調停を行う調停部(70)とを備えている。例文帳に追加

The memory controller (1) for arbitrating an access request issued by a plurality of function blocks to one memory (3) is provided with one or more buffering circuits (30, 40) and an arbitration part (70) for arbitrating an access request (rq) based on the priority order of the access request (rq). - 特許庁

夜に光透過部を透過して前記照明光源からの光が前記切欠き目盛２の内部に透過して、切欠き目盛２を目立たせることができ、文字板目盛３の延長部分として切欠き目盛２が発光する。例文帳に追加

This allows the light from the illumination source transmitting through the light transmission part to transmit internally to the cutout scale 2, causing the cutout scale 2 to stand out and emit light as an extension of the dial scale 3. - 特許庁

テスト回路３０は冗長メモリ１１，１２の検査を行い、不良セルを救済するための救済情報Ｓ３をシリアルに出力する。例文帳に追加

The test circuit 30 inspects the redundant memories 11, 12 and outputs relief information 3 for relieving a defective cell in serial. - 特許庁

高クロック周波数で動作する、テストレイテンシーが調節可能な、同期メモリ回路３をテストするためのテスト回路を提供する。例文帳に追加

To provide a test circuit for testing a synchronous memory circuit 3 which is operated with a high clock frequency and which is capable of adjusting test latency. - 特許庁

CAMアレイ（図３の２）は、それぞれが接続可能なネットワークのプレフィックス長対応のルーティングテーブルを構成する連想メモリから成る。例文帳に追加

A CAM array (2 in Fig. 3) comprises associative memories composed of routing tables that can be connected and are responsive to a prefix length of a network respectively. - 特許庁

仮想配線長見積もり装置１はユーザ入力部２から回路の情報が入力されると、データベース３に格納された各ブロックの端子毎の仮想配線長見積もりパラメタ及びデータベース４に格納された配線長見積もり値を基に計算対象の回路に対して仮想配線長見積もりを行い、その計算結果をレポートファイル５に出力する。例文帳に追加

When information of the circuit is inputted from a user input part 2, an imaginary wiring length estimate device 1 estimates imaginary wiring lengths of the circuit as the calculation object on the basis of imaginary wiring length estimate parameters for individual terminals of each block stored in the data base 3 and wiring length estimate values stored in the data base 4, and outputs the calculation result to a report file 5. - 特許庁

メモリセルアレイ３は複数のメインセルアレイ４２と複数の冗長セルアレイ４１とを備える。例文帳に追加

The memory cell array 3 is provided with a plurality of main cell arrays 42 and a plurality of redundant cell arrays 41. - 特許庁