バルタの英語

外部装置１４からのコマンドを受信すると、コマンドの内容を判定し、フレーム待ち時間より短い設定時間をインターバルタイマ４に設定し、インターバルタイマ４を起動する。例文帳に追加

At the time of receiving the command from the external device 14, the contents of the command are decided, and a set time shorter than a frame waiting time is set in the interval timer 4, and the interval timer 4 is started. - 特許庁

誤差検出機構５により外部時刻とシステム時刻との誤差範囲を検出し、インターバルタイマ周期変換機構６により検出した誤差範囲の最大値と最小値を２つの新たなインターバルタイマ周期へ変換し、切替機構７により２つの新たなインターバルタイマ周期を切替周期で必要に応じて切り替える。例文帳に追加

An error range between an external time and a system time is detected by an error detecting mechanism 5, and the maximum value and minimum value of the error range detected by an interval timer period converting mechanism 6 are converted into two new interval timer periods, and the two new interval timer periods are switched as necessary in a switching period by a switching mechanism 7. - 特許庁

センスビットを読むことができ、システムにプログラム可能なインタバルタイマ割込みがあるとするならば、...を作るのは容易である。例文帳に追加

Given that you can read the sense bit and that you have a programmable interval timer interrupt on your system, it is easy to make ...発音を聞く  - コンピューター用語辞典

インターバルタイマーは、バッファからのトランスポートパケットを解放するために、安定レートタイミング信号ストリームに応答する。例文帳に追加

A interval timer is responsive to the stable rate timing signal stream in order to release the transport packets from the buffer. - 特許庁

複数のバスのグローバルタイムの同期化方法と装置，および係る方法と装置に対応するバスシステム例文帳に追加

METHOD AND DEVICE FOR SYNCHRONIZING GLOBAL TIME OF A PLURALITY OF BUSES, AND BUS SYSTEM COPING WITH METHOD AND APPARATUS - 特許庁

エラー許容するバスシステム若しくはネットワークを形成することができる複数のバスのグローバルタイムの同期化方法を提供する。例文帳に追加

To provide a method for synchronizing global times of a plurality of buses capable of forming an error allowable bus system or network. - 特許庁

時刻タイマ１において、ミリ秒カウンタ１３は、インターバルタイマ１２から１ミリ秒毎の割り込み信号を受け、１ミリ秒毎に計数を行う。例文帳に追加

In the time timer 1, a millisecond counter 13 receives an interruption signal at every millisecond from an interval timer 12 and counts at every millisecond. - 特許庁

キャッシュメモリー８と、プロセッサー３０と、ヒット判定回路５と、インターバルタイマー３と、制御レジスター４とから構成される。例文帳に追加

This system comprises a cache memory 8, a processor 30, a hit determination circuit 5, an interval timer 3, and a control register 4. - 特許庁