ルロウの英語

デコーダ回路１は、ワード線ＷＬをハイレベル、ロウレベル、フローティング状態のいずれかに制御することで、メモリセルへのデータの書き込みやメモリセルからのデータの読み出しを行う。例文帳に追加

The decoder circuit 1 writes data in, or reads the data from, the memory cells by controlling the word line WL to either a high level, a low level or a floating state. - 特許庁

この場合には、スペア判定結果信号ＳＰ１が活性化されるため、ノーマルロウデコーダ２６４が非活性状態であり、スペアメインワード線のみが選択されてスペアサブワード線対により不良救済が実行される。例文帳に追加

In this case, the spare determination result signal SP1 is activated, and a normal raw decoder 264 is in active, so that repair is performed by a pair of spare sub word lines by selecting only a spare main word line. - 特許庁

基板の部品実装面積を増大させず、１つの基板でバッテリー電源側／ＧＮＤ側（ハイレベル／ロウレベル）の両方の開閉スイッチ信号に対応できる、モータ制御装置を提供する。例文帳に追加

To provide a motor control apparatus, which can cope with both opening/closing switch signals, on the battery power source side/GND side (high level/low level) with a single board, without causing increase in the part-mounting area of the board. - 特許庁

アドレス変化検出信号（ＡＴＤ）の前縁および後縁に従ってメモリセル選択動作を制御する正規ノーマルロウ活性化信号（／ｉｎｔＲＥ）の活性／非活性を制御する。例文帳に追加

Activation/deactivation of a regular normal row activation signal controlling memory cell selecting operation conforming to a leading edge and a trailing edge of an address change detecting signal (ATD) is controlled. - 特許庁

ローカルロウデコーダ３は、ｐチャネルＭＯＳトランジスタ１２１とｎチャネルＭＯＳトランジスタ１２２とからなる選択スイッチ１２３をワード線ＷＬ毎に接続して構成されている。例文帳に追加

A local row decoder 3 is configured such that a selection switch 123 including a p-channel MOS transistor 121 and an n-channel MOS transistor 122 is connected to each word line WL. - 特許庁

常に正確にハイレベル、ロウレベルを検出でき、通信エラーの発生の頻度を減少させ、安定した通信を可能とした非接触式ＩＣカードを提供する。例文帳に追加

To provide a non-contact IC card by which high level and low level are always exactly detected; the frequency of occurrence of communication errors is reduced; and stable communication is available. - 特許庁

信号受信器回路は、伝送ゲートとプルロウユニットとブーストキャパシターと電圧分割ユニットと受信器ユニットとを含み、伝送ゲートが入力信号を受信するための入力端と第１ノードに連結された出力端と制御信号に連結された制御端とを有する。例文帳に追加

The signal receiver circuit contains a transmission gate, a pull-low unit, a boost capacitor, a voltage division unit, and a receiver unit, and the transmission gate has an input terminal for receiving the input signal, an output terminal connected at a first node and a control terminal connected to a control signal. - 特許庁

各ドレインが出力端子４に接続された、ハイレベルトランジスタ６とミドルレベルトランジスタ７とロウレベルトランジスタ８の３個のトランジスタを有し、それぞれオン時にハイレベル、ミドルレベル、ロウレベルを出力する。例文帳に追加

A level generator has three transistors of a high-level transistor 6, a middle-level transistor 7 and a low-level transistor 8 in which each drain is connected at an output terminal 4, and a high level, a middle level and a low level are output in the case of the "on" state respectively. - 特許庁