可変ワード長の英語

検索の対象となるキーワード長を可変に設定でき、可変長符号のデコードにも効率的に適用可能な連想メモリ装置を提供する。例文帳に追加

To provide an associative memory capable of variably setting length of a keyword to be a retrieving object and being efficiently applied to decoding of a variable length code as well. - 特許庁

エンコーダ-デコーダは、レジスタに受信されて格納されている固定長データワードから抽出される可変長コードリードを受け取るためのビットストリームバッファを備える。例文帳に追加

The encoder/decoder is provided with a bit stream buffer for receiving a variable length code word extracted from a fixed length data word received and stored by a register. - 特許庁

バッファメモリ１０９のアンダーフローが生じたとき、可変長符号データの後に識別データのユニークワード及びスタッフバイト量が書込まれるように制御する。例文帳に追加

When the buffer memory 109 underflows, it controls so as to write a unique word and a stuff byte quantity of identification data after the variable-length code data. - 特許庁

可変書込み深度シフトレジスタは、出力値をシリアルデータ転送によって更新するために長いデータワード、及びシフトレジスタが使用される数値制御の制御システムに適用可能である。例文帳に追加

The variable write depth shift register is applicable in a numerically controlled control system in which long data words and shift register are used to update the output value via serial data transfer. - 特許庁

完全パケットを使用することによって、可変長コードワード・システム等における任意のデータ状態においてもデータのサーチおよび同期化が可能になる。例文帳に追加

The complete packet is used to search and synchronize data, even in an arbitrary data state in a variable length codeword system or the like. - 特許庁

画像を表わす可変長コードワードのデータストリームを処理する装置において、パケット・アラインメント・フラグ（ＰＡＦ）に応答して、予め定められたワード数より現在のパケット化されたデータが小さい場合には、パケット化されたデータのストリーム中に現在のパケット化されたデータの埋め込みの終了に応答する手段を制御し、現在のパケット化されたデータ中の不完全なワードをゼロ・ビットで埋める。例文帳に追加

In an apparatus for processing the data stream of variable-length codewords representing an image, when current packetized data are smaller than the predetermined number of words, in response to a packet alignment flag (PAF), a means which responds to the end of embedding the current packetized data in the stream of packetized data is controlled and incomplete words in the current packetized data are filled with zero bits. - 特許庁

可変ワード長メモリを利用するフラグプロセッサ命令セットにより、低コストで効率的な論理処理が可能となり、フラグメモリ、ステータステストフラグ、およびラッチされた条件状態に対する直接の参照を行うことができる。例文帳に追加

A flag processor instruction which uses the variable word length memory enables a low-cost efficient process and a flag memory, a status test flag, and a latched condition state can directly be referred to. - 特許庁