捕獲電荷の英語

半導体基板１００上にトンネル誘電層２１０、電荷捕獲層２３０、電荷捕獲層２３０を局部化するための第１長さ設定層３１０及び第２長さ設定層３３０を順に形成する。例文帳に追加

A tunnel dielectric layer 210, a charge capture layer 230, a first length setting layer 310 and a second length setting layer 330 for localizing the charge capture layer 230 are formed in order on a semiconductor substrate 100. - 特許庁

Ｐ型ウェル２０２内において、ウェルコンタクト２６の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する、暗電荷を捕獲するＰ型の暗電荷捕獲領域２１１を形成した。例文帳に追加

In the P type well 202, a P type dark charge capturing region 211 capturing dark charge and having a third impurity concentration higher than the first impurity concentration is formed near the well contact 26. - 特許庁

電荷捕獲構造内の負の電荷を低減する第１のバイアス装置と、ゲートと電荷捕獲構造との間、および電荷捕獲構造とチャネルとの間に、平衡電荷トンネリングを誘起する傾向がある第２のバイアス装置を含む、低しきい値状態を確立するために第１の手順（通常は消去である）を適用するステップを含むメモリ・セルを動作させるための方法。例文帳に追加

A method of operating a memory cell, having a first biasing device for reducing a negative charge in a charge capture structure, and a second biasing device which has the tendency of inducing a balanced charge tunneling between a gate and the charge capture structure and between the charge capture structure and a channel, and comprising the step of applying a first procedure (normally elimination) for establishing a low threshold state. - 特許庁

そして、上部絶縁層６は、透過絶縁層６aと電荷捕獲層６ｂとブロック層６ｃの積層構造である。例文帳に追加

The upper insulating layer 6 is a laminated structure consisting of a transmission insulating layer 6a, a charge trapping layer 6b and a block layer 6c. - 特許庁

転送ゲート直下のトラップに捕獲された正孔と電荷との再結合に起因する画質劣化を低減する固体撮像装置を提供する。例文帳に追加

To obtain a solid-state imaging device which reduces image deterioration resulting from recombination of positive holes and electron charges captured by a trap directly under a transfer gate. - 特許庁

電荷捕獲量の調節を容易且つ確実に行い、情報ばけ等の不都合の発生を防止して所望の多値情報を記憶する。例文帳に追加

To easily and surely adjust the amount of charge capture and prevent defects such as corruption of information and to store desired multi-valued information. - 特許庁

遷移層の存在によって、窒化層と酸化層の間の応力が緩和され、窒化層と酸化層の間の電荷捕獲部位が最小化する。例文帳に追加

The presence of the transition layer alleviates the stress between the nitride and the oxide layers and minimizes charge trapping sites between the nitride and the oxide layers. - 特許庁

二重ゲート構造と局地的な電荷捕獲を利用した多重ビット不揮発性メモリ素子及びその製造方法を提供する。例文帳に追加

To provide a multiple bit nonvolatile memory device using a double gate structure and local charge capture, and a manufacturing method thereof. - 特許庁