算術加算の英語

算術論理ユニットの全加算器の出力側は、マルチプレクサに接続されている。例文帳に追加

The output side of all adders of an arithmetic and logic unit is connected with a multiplexer. - 特許庁

加算器１２０は、その動きベクトル予測値と、算術復号化処理部１１０からの差分値とを加算して動きベクトルを算出する。例文帳に追加

An adder 120 adds the predicted motion vector value and a difference value from an arithmetic decoding processing section 110 and computes the motion vector. - 特許庁

パイプライン回路において、加算を含む、高速算術演算を実施する装置および方法を提供すること。例文帳に追加

To provide a device and a method performing a high-speed arithmetic operation including addition in a pipeline circuit. - 特許庁

最終出力の前に冗長ディジタル算術加算器を備え、部分和の蓄積、複素乗算ベクトル蓄積および一般的な蓄積のための加算に対応する。例文帳に追加

Addition for storage of the partial sums, storage of complex multiplication vectors and general storage is dealt with by providing a redundant digital arithmetic adder before the last output. - 特許庁

これら映像信号ＶＡ，ＶＢ’は演算処理部１５で画素毎に階調値が算術的加算処理され、撮像モアレが除去された映像信号Ｖが得られる。例文帳に追加

The arithmetic processing section 15 applies arithmetic addition processing to gradation value of the video signals VA, VB' for each pixel to obtain a video signal V whose image pickup moire is eliminated. - 特許庁

画像符号化装置１において、符号量加算部１８は、ＥＢＣＯＴ部１７で符号化されたビットプレーン毎の算術符号Ｄ１７の符号量を累積し、累積値を制御部１９に供給する。例文帳に追加

In an image encoding device 1, an encoding amount adding portion 18 accumulates an encoding amount of an arithmetic code D17 per bit plane encoded by an EBCOT portion 17, and an accumulated value is supplied to a control portion 19. - 特許庁

またはこれに加えて、試験命令に応答して、既知の結果を有する算術演算または論理演算（たとえば、１による乗算、０の加算など）を実行することによって、ハードウェア・エラーを検出する。例文帳に追加

Otherwise, in addition, the hardware error is detected by executing arithmetic operation or logic operation (multiplication by '1' or addition of '0', for example), having the known result in response to the test instruction. - 特許庁