算術命令の英語

このマイクロプロセッサは、１つのレジスタ内にある少なくとも２つの超音波データ・サンプルに対して並列共通算術演算命令あるいは論理演算命令を実行する。例文帳に追加

The front end sub-system 15 transmits a ultrasonic signal to a region to be interested with the probe 14. - 特許庁

この浮動小数点ユニットは、通常、算術計算用の複数のパイプライン・ステージと、１つの正規化ステージと、１つの丸めステージとを有し、それぞれのパイプライン・ステージは命令ストリームの処理中に個別の命令を含むことができる。例文帳に追加

This floating point unit ordinarily has plural pipeline stages for arithmetic calculation, one normalizing stage and one rounding stage and each pipeline stage can include individual instructions in the processing of an instruction stream. - 特許庁

第１算術／積和演算ユニット４３での演算結果に基づきＩＦ分岐が発生したことを認識した場合に制御器２３４は、その後にプログラムメモリ１からフェッチされる命令、すなわち分岐先の命令をプログラム格納メモリ２３１に記憶させておく。例文帳に追加

When it is recognized that IF branch is generated based on an arithmetic result obtained by a first arithmetic/sum of products calculating unit 43, a controller 324 allows a program storage memory 231 to store an instruction to be fetched from a program memory 1 afterwards, that is, an instruction at the destination of branch. - 特許庁

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。例文帳に追加

To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding. - 特許庁

またはこれに加えて、試験命令に応答して、既知の結果を有する算術演算または論理演算（たとえば、１による乗算、０の加算など）を実行することによって、ハードウェア・エラーを検出する。例文帳に追加

Otherwise, in addition, the hardware error is detected by executing arithmetic operation or logic operation (multiplication by '1' or addition of '0', for example), having the known result in response to the test instruction. - 特許庁

本方法は：基本プリミティブの第一の表現を受領し；バーテックス位置決定に関連付けられた命令の組を提供し；前記基本プリミティブの前記第一の表現に対して、有界算術を使って前記の取得された命令の組を実行して、前記基本プリミティブの第二の表現を提供し；前記基本プリミティブの前記第二の表現を選別プロセスにかけることを含む。例文帳に追加

The method comprises: receiving a first representation of a base primitive; providing a set of instructions associated with vertex position determination; executing the retrieved set of instructions on the first representation of the base primitive using bounded arithmetic for providing a second representation of the base primitive; and subjecting the second representation of the base primitive to a culling process. - 特許庁

そのようなＳＩＭＤ型マイクロプロセッサにおいて、更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をＭ個装備しており、条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とする。例文帳に追加

Further, each processor element includes M-pieces of condition register parts for storing condition data output from the individual arithmetic logic units, and during conditional instruction execution, according to the condition data stored in the condition register parts, each of the corresponding arithmetic logic units determines whether the operation is executed or not. - 特許庁

プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。例文帳に追加

In addition to an execution core containing a fetch/decoding means, an arithmetic logic unit (ALU) and a general-purpose register group, a processor has a multimedia extension (MMX) register 58 and an SIMD extension instruction (SSE and SSE2) register 60. - 特許庁